超薄芯片多頂針剝離工藝機理分析與優(yōu)化

(2)分析了多種工藝參數(shù)對超薄芯片多頂針剝離工藝的影響機理。首先介紹了界面剝離與芯片碎裂之間的競爭關(guān)系，重點分析了頂針間距、芯片尺寸、藍(lán)膜材質(zhì)和長度等多項關(guān)鍵參數(shù)對剝離過程的影響機理，分析了常規(guī)多頂針工藝的局限性，為超薄芯片(4)驗證了超薄芯片多頂針組合剝離工藝的優(yōu)越性。通過搭建多頂針剝離工藝實驗平臺，驗證了常規(guī)多頂針工藝的部分仿真結(jié)論，針對優(yōu)化后的多頂針剝離工藝進行實IAbstractUltra-thinchipisinevitabletrendinthedevelopmentofIntegratedCircuit(IC)industry,however,ultra-thinchiphighdensity,fragile,easybendingalsobringsgreatchallengetotheexistingpackagingtechnology.ChipStrippingisoneofthecoretechnologiesofICencapsulation,anditisgreatsignificanttorealizetheultrathinchipwithoutlossandhighefficiency.Ultra-thinchipshattereasily,anditisdifficulttostrip.Thispaperfocusonthemulti-thimblestrippingprocess,themainresearchcontentandtheinnovationsincluding:(1)Modelingandemulationofthemulti-thimblestrippingprocess.Inthispaper,introducestheworkingconditionofthemultithimblestrippingprocess,andaccordingtotheworkingcondition,wehaveestablishedfiniteelementmodelandvirtualcrackclosurelegal(VCCT)method.(2)Mechanismanalysisofmulti-thimblestrippingprocess.Thispaperintroducesthecompetitionbetweeninterfacestrippingandchipfragmentation,andanalyzestheinfluenceofvariousparameters.Inaddition,thelimitationofconventionalmulti-topneedletechnologyisanalyzed.Anditprovidesguidanceforthedesignofmulti-thimbleanddevicestructuredesign.(3)Putforwardandsimulatethemulti-thimblestrippingtechnology.wedetaileddesignthetechnologicalactionprocessconsiderthenewprocess.Basedonthis,wehavedesignedanewtypeofmulti-pinstrippingdevicetorealizethehighefficiencyandhighreliabilityoftheultrathinchip.(4)Theadvantagesofmulti-thimblestrippingtechnologyforultra-thinchipareverified.Bybuildingamulti-thimbleprocessingplatform,inthispaper,wecomparedtheprocessofmulti-topstitchingprocesswiththeoptimizedandmulti-thimble,andprovedthefeasibilityoftheprocess.Inconclusion,throughthesimulationresearchoftheultra-thinchippeelingprocess,theoptimizationprocessanddevicemechanismofthemulti-thimbleultra-thinchiparegiven,whichlaysthefoundationfortherealizationofthehighefficiencyandreliablepeelingoftheultra-thinchip.Keywords:Ultra-thinchipMulti-thimblestrippingChipfractureMechanismanalysisProcessoptimizationI I Ⅱ 1緒論 11.1課題來源 1.2研究背景 11.3研究課題的提出 31.4國內(nèi)外研究現(xiàn)狀 61.5本文主要研究內(nèi)容 2超薄芯片多頂針剝離工藝建模仿真 2.1超薄芯片多頂針剝離工況分析 2.2超薄芯片多頂針剝離工藝建模 2.3基于ABAQUS有限元的VCCT仿真方法 2.4本章小結(jié) 3超薄芯片多頂針剝離工藝機理分析 3.1界面剝離與芯片碎裂競爭關(guān)系 3.2超薄芯片多頂針剝離工藝過程分析 3.3超薄芯片多頂針剝離工藝影響因素分析 3.4本章小結(jié) 4超薄芯片多頂針剝離工藝與裝置優(yōu)化設(shè)計 4.1超薄芯片多頂針剝離工藝優(yōu)化思路 4.2超薄芯片多頂針剝離工藝優(yōu)化設(shè)計 4.3超薄芯片多頂針剝離工藝結(jié)構(gòu)設(shè)計 4.4本章小結(jié) 465超薄芯片多頂針剝離工藝實驗驗證 475.1多頂針剝離工藝實驗平臺搭建 5.2多頂針剝離工藝實驗驗證 5.3本章小結(jié) 546總結(jié)與展望 556.1全文總結(jié) 556.2工作展望 56 參考文獻 58附錄攻讀碩士學(xué)位期間的研究成果 本學(xué)位論文得到以下項目的聯(lián)合資助：(1)國家自然科學(xué)基金優(yōu)青項目“柔性電子制造技術(shù)與應(yīng)用”,批準(zhǔn)號：51322507。(2)國家自然科學(xué)基金面上項目“柔性電子卷到卷制造中異質(zhì)結(jié)構(gòu)可控轉(zhuǎn)移與層合機理”,批準(zhǔn)號：51475195。集成電路(IntegratedCircuit,IC)作為信息產(chǎn)業(yè)的基礎(chǔ)和核心，是一個國家的基礎(chǔ)性，先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)1,設(shè)計、制造、封裝、測試是IC制造四大工序[2I,電子封裝作為IC制造的后道工序[3],起到連接IC設(shè)計、生產(chǎn)制造和應(yīng)用的重要橋梁作用14],已經(jīng)成為IT行業(yè)的重要技術(shù)，也成為電子產(chǎn)業(yè)的重要組成部分151。設(shè)計設(shè)計電路設(shè)計測試后晶圓封裝晶圓切割拾取裝完成封裝測試成品測試成品設(shè)計版圖晶圓圖1.1IC制造四大工序：設(shè)計、制造、封裝、測試電子封裝技術(shù)不僅涉及到IC芯片設(shè)計和制造等半導(dǎo)體元器件相關(guān)研究領(lǐng)域，還涉及到芯片載體、器件組裝、器件互連等相關(guān)的技術(shù)10。電子封裝技術(shù)隨著科學(xué)技術(shù)的發(fā)2Package,DIP)、插針網(wǎng)格陣列封裝(PinGridArrayPackage,PGA)、小外形封裝(SmallOut-LinePackage,SOP)、球柵陣列封裝(BallGridArrayPackage,BGA)以及疊層封裝(PackageonPackage,PoP)等各類封裝工藝。電子封裝已由一維和二維封裝逐步發(fā)展到立體三維封裝17]。封裝生產(chǎn)，供料技術(shù)尤為重要，Wafer晶圓盤是目前使用最普遍的供料方式[8],如圖1.2所示，Wafer晶圓是典型的三層結(jié)構(gòu)：芯片-膠層-基材(藍(lán)膜)19],其結(jié)構(gòu)特征是芯片和基材通過粘性材料粘接在一起。在Wafer在劃片之前，為了保證切割過程中的芯片完整性，降低崩碎的可能性，通常會選擇在Wafer背面附上一層膜，為保證芯片在正常傳送/貼裝過程中不會有位移和掉落的情況，需要先將晶圓與基材粘接一體。在實際生產(chǎn)中，不同規(guī)格的芯片采用不同材質(zhì)的膜，對于小芯片通常采用UV膜，對于大芯片則通常使用藍(lán)膜。倒裝鍵合工藝(FlipChip)110|在IC封裝領(lǐng)域，尤其是高密度封裝應(yīng)用最廣泛，也是最重要的技術(shù)之一[11],由于這種工藝具有潔凈、工藝簡單、能耗低、密度高等常規(guī)工藝所不具備的優(yōu)點，近年來，廣泛應(yīng)用于CPU、顯卡驅(qū)動、主板、RFID射頻器件等高性能元器件的芯片封裝112]。典型的芯片F(xiàn)lipChip工藝包含拾取和貼裝兩大關(guān)拾取過程就是將芯片與基板實現(xiàn)分離的過程，包含頂針剝離(Peeling-off)和真空拾取(Picking-up)[13]兩個步驟。頂針剝離作為拾取過程中的核心步驟，是芯片倒裝工藝中最為關(guān)鍵也是難度最大的工藝之一，如圖1.3所示，其過程主要分為三個階段，接觸-沖擊階段、界面剝離階段、拾取頭拾取階段，前兩個階段分別表現(xiàn)出瞬時沖擊行為，長時穩(wěn)態(tài)剝離行為，拾取階段僅為剝離的輔助行為。在頂針頂起的瞬間，接觸時間短，沖擊力較大，頂針會刺穿藍(lán)膜/UV膜和膠層。然后在較長的時間段，頂針與基材、芯片、膠層一同以相同速度勻速上升，當(dāng)界面剝離能量釋放率大于膠層的剝離能量釋放率極限值時，出現(xiàn)界面裂紋并擴展。該階段是芯片剝離主要行為，是關(guān)鍵階段。當(dāng)裂紋從尖端沿3著膠層方向向中心擴展，直到裂紋長度達(dá)到總長的70~80%,此時由拾取裝置向上位移，芯片頂針座界面剝離拾起作為微電子產(chǎn)品中重要組成部分116,IC芯片隨著微電子輕薄化不可阻擋的趨勢”4圖1.4國際半導(dǎo)體技術(shù)發(fā)展路線圖[26]:晶圓盤直徑以及芯片厚度的技術(shù)發(fā)展趨勢力作用下，芯片-膠層-基材(藍(lán)膜)三層結(jié)構(gòu)發(fā)生彎曲變形的過程。其中芯片是硅基材好的彎曲變形能力。同樣的，在一定的頂針集中力(單頂針)作用下，此時剝離芯片剛層裂紋的產(chǎn)生，對芯片剝離造成較大困難。如果此時，頂針(單頂針)位移繼續(xù)增大，5圖1.5多頂針剝離工藝67上剝離基材的工藝方法，并對當(dāng)前機械拾取裝置進行了結(jié)構(gòu)上的改進與優(yōu)化，以適應(yīng)高效率和高可靠性的超薄芯片拾取工藝要求。Rivlin、Gent、Williams、Saiki、Peng等人的研究對象均是較厚芯片，工況針對的均是單頂針剝離工藝，其相關(guān)理論和仿真對于超薄芯片能否適用需要進一步論證。Liu等通過針對超薄芯片剝離建立理論模型，針對多頂針展開了理論和仿真研究，其研究內(nèi)容采用的力載荷施加，與實際應(yīng)用有一定的偏差，未考慮藍(lán)膜、未施加底部真空，同時未對多頂針工藝的局限性進行優(yōu)化設(shè)計。Xu針對超薄芯片真空拾取過程進行了深入研究，提出了改進工藝和結(jié)構(gòu)，然而其研究點聚焦在真空拾取，并未考慮多頂針的影響因素。因此針對超薄芯片的多頂針剝離1.4.2芯片剝離影響因素研究Daill?I在其碩士論文中通過有限元分析方法，分析了頂針?biāo)俾屎驼婵瘴矫娣e對芯片剝離的影響，分析得到了頂針臨界速度獲取方法，并得出了吸附面積的增大會對芯片產(chǎn)生不利影響，在滿足吸附的前提下，應(yīng)盡可能的減少吸附面積，以降低芯片最大集中應(yīng)力的結(jié)論。K.Wang和Y.Huang等140]發(fā)現(xiàn)，剝離時芯片和基材之間的作用力在一定程度上受到真空吸附面積影響，該作用力將決定芯片剝離的困難程度，同樣得出吸附面積過大，剝離越難的結(jié)論。Cheng等l27l發(fā)現(xiàn)，膠層端部的應(yīng)力大小決定芯片能否剝離，當(dāng)應(yīng)力>膠層的斷裂極限強度時便會產(chǎn)生裂紋，并指出了多種工藝參數(shù)對芯片剝離成功率的影響，研究發(fā)現(xiàn)芯片的幾何尺寸對芯片剝離起著決定性作用，芯片越大越薄，剝離成功率會越低。Lin和Hwuang等[41]通過Taguchi實驗理論，結(jié)合頂針?biāo)俣取㈨斸樇舛说男螤?、藍(lán)膜底部真空度等重要參數(shù)來預(yù)測芯片碎裂幾率，通過靜力學(xué)仿真分析發(fā)現(xiàn)，頂針?biāo)俣仁鞘叭∵^程中芯片發(fā)生碎裂的核心因素之一。Xu在其博士論文中揭示了基材材料、真空負(fù)壓、芯片尺寸對超薄芯片剝離的影響，較薄、較軟的基材材料有利于增強拾取頭抓取芯片能力，有利于頂針剝離時裂紋擴展。超薄芯片長度越大，拾取愈困難，成功率越低。此外，研究發(fā)現(xiàn)影響拾取可靠性另一關(guān)鍵因素是真空負(fù)壓，基材底部負(fù)壓增加將有利于提高界面剝離能力。Peng等142|指出芯片越薄，越不利于頂針剝離。Williams等[43]發(fā)現(xiàn)，剝離力和剝離角度之間的關(guān)系與基材的機械特性及膜固定在基板時的預(yù)緊力有很大關(guān)系。Liul26]在其博士論文中提出超薄的芯片會隨著基材一同發(fā)生彎曲變形，致Cheng等芯片越大越薄，越難從基材上剝離的結(jié)論，同樣發(fā)現(xiàn)基材越軟，芯片剝離越容8見的剛性頂針，通過撓性材料頂起變形，從外圍側(cè)實現(xiàn)芯片與基材的剝離，該撓性頂起材料相當(dāng)于柔性頂針。具體設(shè)計如圖1.6所示：9從力學(xué)角度看，芯片剝離過程實質(zhì)是芯片-粘膠-基材(藍(lán)膜)三層復(fù)合結(jié)構(gòu)的界面片-粘膠-基材(藍(lán)膜)三層復(fù)合進行建模研究和分析，因其核心是界面剝離過程，故而本文將采用虛擬閉合法理論結(jié)合有限元分析方法對大面積超薄芯片的多頂針剝離本章主要介紹超薄芯片多頂針剝離工藝仿真建模過程，仿真理論依據(jù)以及仿真方基底圖2.2芯片-膠層-基材粘接結(jié)構(gòu)實物截面圖同時藍(lán)膜下表面受到多個頂針(3個)的作用力Pnedte,和藍(lán)膜底部真空吸附力Pwbstate,芯片在上升剝離過程中，藍(lán)膜由于受到頂針的作用和周邊固定的約束條件，將產(chǎn)生明顯的彎曲現(xiàn)象，從而導(dǎo)致藍(lán)膜和芯片之間的膠層產(chǎn)生剝離力和剪切力。通常情況下，需建立界面的彈簧模型，引入法向和切向的彈簧以及阻尼來表征這種受力情況。當(dāng)膠層所受到的剝離力和剪切力大于彈簧阻尼的極限值時，彈簧阻尼單元將會斷裂，進而出現(xiàn)膠層界面分離現(xiàn)象。然而，采用此方法分析芯片的剝離過程，需要進行復(fù)雜的力學(xué)分析，并同時進行大量的公式計算，本文采用仿真分析的方法以簡化該過程。2.2超薄芯片多頂針剝離工藝建模ABAQUS有限元軟件簡介ABAQUS有限元軟件分析功能強大，能夠支持各種類型、各種工況的仿真計算，在多款商業(yè)有限元分析軟件中，ABAQUS有限元軟件在目前世界范圍內(nèi)應(yīng)用最為廣泛。其在有限元仿真方面，不管是對于較為簡單的線性運算還是較為復(fù)雜的非線性問題的分析，其都具備很強的分析能力，相比于其他軟件，ABAQUS軟件在非線性問題處理上，更為優(yōu)越，并且針對多場相互耦合作用的分析，也具有龐大的計算求解能力。目前ABAQUS在世界范圍內(nèi)很多國家、很多生產(chǎn)應(yīng)用領(lǐng)域都得到了廣泛的應(yīng)用。ABAQUS軟件主要包括給用戶提供的具有交互功能前處理的圖形模塊ABAQUS/CAE,三個分析模塊(ABAQUS/explicit,ABAQUS/standard和ABAQUS/CFD),后處理可視化模塊(ABAQUS/viewer)。ABAQUSABAQUS/CAE作業(yè)監(jiān)控ABAQUS分析ABAQUS/StardardABAQUS/ExplicitABAQUS/CFDφ接口軟件第三方后處理器第三方前處理器ABAQUS接口圖2.4ABAQUS軟件圖形模塊作為ABAQUS軟件分析的前處理和后處理模塊，前處理模塊可以在內(nèi)部建立幾何2)芯片，膠層，藍(lán)膜均假定為鐵木辛柯梁；3)真空吸附作用力均勻作用在藍(lán)膜和芯片上；4)假設(shè)頂針未穿透藍(lán)膜，故與頂針接觸的只有藍(lán)膜5)為避免應(yīng)力集中，頂針力為小區(qū)域作用力；圖2.5超薄芯片多頂針剝離分析幾何模型上述建立的三維有限元模型為整體模型的右半部分，膠層、藍(lán)膜、芯片的主要幾何結(jié)構(gòu)層厚度(μm)長度(mm)芯片膠層5藍(lán)膜材料屬性的定義結(jié)構(gòu)層彈性模量泊松比材料芯片Si基粘接層40MPaEpoxyepoxide藍(lán)膜PET膜網(wǎng)格類型的選取和劃分圖2.6超薄芯片多頂針剝離網(wǎng)格圖程是通過提取裂紋尖端位置處的應(yīng)力值以及裂紋張開的位移量的有限元分析結(jié)果進行包含兩組節(jié)點：節(jié)點1、3、5為頂部節(jié)點，節(jié)點2和4為底部節(jié)點，節(jié)點1和2位于裂紋的尖端處，節(jié)點3、4位于裂紋后面，節(jié)點5位于裂紋前面。節(jié)點3、4、5僅用于從圖2.8啞節(jié)點界面單元的定義和結(jié)構(gòu)√節(jié)點1、2之間用特殊剛度的彈簧連接，用于計算裂紋的節(jié)點力分量F和Fy。√節(jié)點1、5之間是裂紋前端的虛擬擴展量Aa。9得到能量釋放率參數(shù)之后，用斷裂準(zhǔn)則即可判斷裂紋是否擴展，本文主要從能量角度去探討裂紋的失穩(wěn)擴展，因此我們采用針對來判定。一旦滿足能量釋放率的G-準(zhǔn)則，則將裂紋尖端節(jié)點1和節(jié)點2之間的彈簧失效，即將其剛度設(shè)為0,此時裂紋會向前擴展。因此這種單元可在執(zhí)行有限元分析程序的同時，還可以模擬裂紋的擴展。這種方法既沒有破壞商用有限元分析軟件的完整性，不破壞使用結(jié)果的精確性，還大大降低了編程的工作量，提高了仿真效率。該自定義單元可以用于分析建立的有限元模型，提取模型指定點的速度和位移等參數(shù)，中上述自定義功能的調(diào)用和軟件中自帶的功能單元并無二致，每當(dāng)自定義單元進行計算時，用戶子程序UEL將被調(diào)用，進行上述所有的單元計算。本章節(jié)首先超薄芯片多頂針剝離工藝的工況進行了分析，其工況的特點是超薄、多頂針，然后利用ABAQUS有限元軟件建立了頂針和芯片模型，定義材料屬性，劃分網(wǎng)格，定義初始條件和邊界條件，為有限元分析建立基礎(chǔ)。此外詳細(xì)介紹了VCCT理論和仿真方法，以及啞節(jié)點的應(yīng)用，與ABAQUS軟件結(jié)合使用，將斷裂參數(shù)的后處理計算和有限元分析有機的結(jié)合起來，在有限元分析完成的同時即可得到能量釋放率的計算結(jié)果，為后續(xù)章節(jié)初始裂紋的產(chǎn)生、影響因素的分析以及裂紋的傳播提供重要基礎(chǔ)和手段。3超薄芯片多頂針剝離工藝機理分析附近區(qū)域(單頂針)或是芯片下方其他位置區(qū)域(多頂針)放置頂針剝離裝置以施加位Gpeel>Geritical如前文所述，針對超薄芯片常規(guī)的多頂針剝離工藝均為多個頂針同時上升一段位層產(chǎn)生初始裂紋(此處定義為初始剝離階段),滿足裂紋擴展準(zhǔn)則則裂紋擴展(此處定義為裂紋擴展階段),否則裂紋截止。本章節(jié)將主要在該工藝條件下，對裂紋產(chǎn)生及擴圖3.2常規(guī)多頂針剝離工藝多頂針同時頂起(AgNN)(Ag112x/12X/chip從仿真數(shù)據(jù)看，在頂針接觸部位芯片應(yīng)力最為集中。b圖3.5芯片初始剝離芯片表面應(yīng)力分布3.2.2超薄芯片多頂針剝離裂紋擴展膠層在出現(xiàn)初始裂紋之后，基于G斷裂準(zhǔn)則，大于剝離能量釋放率極限值裂紋即開始擴展，其裂紋擴展長度取決于傳播過程中的剝離能量釋放率大小。為研究超薄芯片在多頂針剝離工況下裂紋擴展情況，對此，取頂針間距比deel/lchip=0.75,芯片長度l=5mm,芯片厚度Hchip=50um,藍(lán)膜長度Lsubstrate=7mm,藍(lán)膜底部真空度Psubsrate=60kPa,彈性模量Esubstrate=160MPa,施加位移載荷0.4mm,進行仿真計算，如圖3.6所示。+6.836e+01+6.214e+01圖3.6膠層裂紋擴展如圖3.7所示，在芯片初始剝離時期，芯片集中應(yīng)力最大，故在芯片剝離過程中，芯片碎裂最危險時刻為芯片初始剝離時刻，隨著裂紋的擴展，芯片所受應(yīng)力逐步下降。圖3.7芯片碎裂應(yīng)力隨裂紋長度變化率3.3.1頂針間距對剝離效果的影響Z。)剝離工藝的重要參數(shù)之一，為分析芯片初始剝離過程中能量釋放率和芯片碎裂應(yīng)力隨頂針間距的變化規(guī)律，對此，我們針對不同頂針間距工況下的剝離效果進行分析，此處取芯片長度lchip=5mm,芯片厚度Hchip=50um,藍(lán)膜長度Lsubstrate=7mm,藍(lán)膜底部真空度Pubxtrac=60kPa,藍(lán)膜彈性模量Eubstatc=160MPa,施加位移載荷0.4mm進行仿真計算。圖3.9顯示的G為能量釋放率，G,和G?分別對應(yīng)于模型張開型和滑開型的能量釋放率，從圖中可以看出，基于位移載荷條件下，隨著頂針間距的增大，膠層剝離能量釋放率會隨之提高，顯然，這將有利于初始剝離，取剝離能量釋放率極限值0.02N/mm時，剝離的條件是頂針間距Ddneedlesubstrate圖3.9初始剝離階段剝離能量釋放率隨頂針間距變化率如圖3.10所示，隨著頂針間距的增加，芯片碎裂應(yīng)力有明顯的下降趨勢，基本呈線性比例下降，由此可看出，頂針間距的增加有利于降低芯片碎裂應(yīng)力，從而降低芯片碎裂風(fēng)險。如將芯片碎裂應(yīng)力極限值取值200MPa時，要保證芯片不發(fā)生碎裂的條件是dneedl/lchip>0.67。b圖3.10初始剝離階段芯片碎裂應(yīng)力隨頂針間距變化率如圖3.11所示，隨著頂針間距的減小，芯片彎曲程度逐漸加大，這將不利于芯片剝離，這是芯片剝離能量釋放率隨頂針間距減小而下降，芯片碎裂應(yīng)力隨頂針間距減小而上升的重要原因。圖3.11芯片彎曲程度隨頂針間距變化3.3.2藍(lán)膜材質(zhì)和長度對剝離效果的影響芯片底部藍(lán)膜作為粘接芯片的基材，其長度決定了芯片與芯片之間的距離，真空吸附時，其材質(zhì)柔軟程度以及長度對芯片剝離角有一定的影響，探究超薄芯片剝離機理，有必要對其進行詳細(xì)分析。此處取頂針間距比dneedl/lchip=0.75,芯片長度lchip=5mm,芯片厚度Hchip=50um,藍(lán)膜底部真空度Psubstrate=60kPa,施加位移載荷0.4mm進行仿真計算，其中藍(lán)膜彈性模量G(N/mm)G(N/mm)作為變量時，取藍(lán)膜長度為8mm。藍(lán)膜長度作為變量時，取藍(lán)膜彈性模量160MPa。Esubstrate(MPa)圖3.12剝離能量釋放率隨藍(lán)膜彈性模量變化率從圖3.12所示，在藍(lán)膜彈性模量大于80MPa時，彈性模量對于芯片剝離影響不大，在藍(lán)膜彈性模量小于80MPa時，彈性模量對芯片剝離影響明顯加大，這說明在選擇藍(lán)膜時應(yīng)盡量選擇材質(zhì)較軟的藍(lán)膜。如圖3.13所示，隨著彈性模量的增加，對芯片碎裂應(yīng)力也有一定的影響。b圖3.13芯片碎裂應(yīng)力隨藍(lán)膜彈性模量變化率進一步分析藍(lán)膜長度對剝離效果的影響，從圖3.14可以看出，隨著藍(lán)膜長度增加，剝離能量釋放率呈下降趨勢，但是當(dāng)藍(lán)膜長度大于8mm時，剝離能量釋放率反而呈現(xiàn)上升的趨勢。NmmNmm夏substrate(mm)圖3.14剝離能量釋放率隨藍(lán)膜長度變化率從圖3.15可看出，隨著藍(lán)膜長度的增加，芯片碎裂應(yīng)力在逐步下降。綜合圖3.11結(jié)果，在設(shè)定工藝條件下，可選擇藍(lán)膜長度大于8.5mm的藍(lán)膜，不僅可以增加剝離能量釋放率，而且能降低芯片碎裂應(yīng)力。bSubstrate(mm)圖3.15剝離能量釋放率隨藍(lán)膜長度變化率從仿真數(shù)據(jù)看，以上兩種情況均較為反常，從仿真圖形可看出，如圖3.16、3.17所示，藍(lán)膜由于真空吸附作用，仿真時藍(lán)膜出現(xiàn)下拉，無疑這將有利于增加剝離角，從而有利于提升剝離能量釋放率，有利于剝離。然而市面上的頂針帽基本都為平面，藍(lán)膜其實無法實現(xiàn)下圖所示的下拉，此處可以作為結(jié)構(gòu)優(yōu)化的重要參考，如設(shè)置帶有凹槽的頂針帽，預(yù)留藍(lán)膜自由下拉的空間。圖3.16藍(lán)膜彈性模量60MPa時藍(lán)膜下拉圖3.17藍(lán)膜長度9mm時藍(lán)膜下拉3.3.3藍(lán)膜底部真空度對剝離效果的影響此處取頂針間距比膜長度Lsubstrate=7mm,施加位移載荷0.4mm,以底部真空度Pubstrate為變量進行仿真計算，從圖3.18所示，膠層剝離能量釋放率隨著底部真空度的增加而上升，從仿真結(jié)果看，針對該設(shè)定工藝條件下，只要藍(lán)膜末端固定，即使底部沒有真空度也滿足產(chǎn)生初始裂紋的條件。D圖3.18剝離能量釋放率隨藍(lán)膜底部真空度變化率從圖3.19可看出，芯片碎裂應(yīng)力隨著藍(lán)膜底部真空度的變化呈上升趨勢，藍(lán)膜底部真空過大將可能導(dǎo)致芯片碎裂。GpGp(N/mm)Psubsrate(KPa)從圖3.20可看出，對于100um以內(nèi)的芯片剝離，其對芯片厚度極其敏感，而對于hchip(mm)從圖3.21可看出，對于超薄芯片，芯片碎裂應(yīng)力對于芯片厚度極為敏感，當(dāng)芯片厚度小于50um,極易發(fā)生碎裂，由此可看出在設(shè)定工藝參數(shù)下，50um厚度芯片已達(dá)到該多頂針剝離工藝的極限值。根據(jù)上述結(jié)果，可以更為直觀的體現(xiàn)超薄芯片易碎裂、難剝離的突出問題，對于小于50um厚度的芯片，在多頂針作用下，增加頂針間距是較好的處理方式，然而，隨著芯片越薄，其工藝窗口將越小，越難以剝離。bhchip(mm)圖3.21芯片碎裂應(yīng)力隨芯片厚度變化率3.3.5芯片長度對剝離效果的影響同樣的，芯片越長則越容易彎曲變形，對此，取芯片厚度Hchip=50um,頂針間距比dneeat/lchip=0.75,藍(lán)膜長度Lsubstatc=7mm,藍(lán)膜底部真空度Pwbsratc=60kPa,藍(lán)膜彈性模量Egubstrate=160MPa,施加位移載荷0.4mm進行仿真計算。從圖3.22可看出，膠層剝離能量釋放率隨著芯片長度增加而減小，對于設(shè)定條件下，剝離芯片長度的極限為9.4mm。Nmm)Nmm)圖3.22剝離能量釋放率隨芯片長度變化率從圖3.23可看出，芯片越長，芯片碎裂應(yīng)力越大，對于設(shè)定工藝條件下，芯片不發(fā)生碎裂的芯片長度極限值為7.2mm,根據(jù)競爭準(zhǔn)則，芯片能成功剝離的芯片長度范圍為小于7.2mm。圖3.23芯片碎裂應(yīng)力隨芯片長度變化率3.3.6超薄大芯片剝離工藝局限性根據(jù)上述影響因素分析，總結(jié)起來可以歸納為下述結(jié)論：1、頂針間距越大，芯片碎裂應(yīng)力越小，越有利于初始裂紋的產(chǎn)生。2、藍(lán)膜材質(zhì)越軟，越有利于初始裂紋的產(chǎn)生，藍(lán)膜長度越長，芯片碎裂應(yīng)力越·,3、芯片越薄越長，越難剝離，75%頂針間距下最小剝離芯片厚度為50um,最大前工藝(常規(guī)多頂針芯片剝離工藝)存在一定局限性。4超薄芯片多頂針剝離工藝與裝置優(yōu)化設(shè)計工藝路線以及裝置結(jié)構(gòu)設(shè)計的合理性直接決定了超薄芯片剝離的成品率以及剝離在該階段中，采用的頂針運動方式與常規(guī)超薄多頂針運動方式完全相同，為多頂針芯片剝離第二階段：裂紋擴展通過藍(lán)膜主動剝離，以及中間單頂針作用，提高剝離能量釋放率，裂紋沿膠層方向傳播擴展，直至完成80%左右膠層總長的剝離。超薄芯片多頂針剝離工藝第二階段分析1)裂紋擴展能量釋放率新工藝工況下，中間頂針持續(xù)上升位移載荷0.1mm,旁邊的頂針撤回。如圖3.26所示，能量釋放率會出現(xiàn)急速的增加，然后緩慢的下降。這個過程是由于中間頂針的繼續(xù)上升的位移所帶來的。在這個過程中，由于能量釋放率的突然上升，故在新工藝條件下，相比常規(guī)多頂針芯片剝離工藝條件，更能夠保證芯片剝離過程的持續(xù)進行，直至順利完成芯片剝離。圖3.26芯片剝離新工藝第二階段能量釋放隨著裂紋擴展變化圖2)芯片碎裂應(yīng)力如圖2.27,新工藝條件下，由于中間頂針的頂起作用，芯片中部會產(chǎn)生應(yīng)力集中現(xiàn)象，這也是該工況存在的弊端，通過3.4節(jié)分析可知，可通過調(diào)整多頂針的間距實現(xiàn)芯片應(yīng)力集中現(xiàn)象的緩解。bX圖3.27不同工藝芯片剝離第二階段芯片表面碎裂應(yīng)力對比圖芯片的碎裂應(yīng)力會隨著不同的頂針間距而變化，為分析不同間距頂針作用下的芯片碎裂應(yīng)力的情況，選取如下頂針芯片間距比：0.6、0.4、0.2,如圖3.28所示，隨著頂針間距的減小，芯片應(yīng)力集中現(xiàn)象得到極大的緩解。X圖3.28芯片剝離新工藝第二階段芯片碎裂應(yīng)力隨頂針間距比的變化圖將兩個階段工藝進行整合，得到超薄芯片剝離能量釋放率隨著裂紋擴展的工藝對比圖，具體如下圖所示。從圖中，可以清晰的得到，在第一階段中，新工藝與常規(guī)多頂針剝離的剝離能量釋放率相同，但是在第二階段中，新工藝設(shè)想條件下的剝離能量釋放率明顯高于常規(guī)工藝。2a/lchip圖3.29不同工藝下芯片剝離能量釋放率隨裂紋擴展的變化圖綜合超薄多頂針剝離工藝的第一階段和第二階段，對超薄多頂針常規(guī)剝離工藝和新2a/lchip圖3.30芯片碎裂應(yīng)力隨裂紋擴展的變化圖圖4.1藍(lán)膜形態(tài)對剝離角的影響然而對于平頂針帽而言，沒有空間可以實現(xiàn)藍(lán)膜下垂，可以設(shè)想，將平頂針結(jié)構(gòu)改為帶有凹槽的頂針帽，預(yù)留出足夠空間以保證藍(lán)膜形態(tài)自由變化，具體結(jié)構(gòu)如下圖所示：(a)平頂頂針帽(b)帶凹槽頂針帽圖4.1兩種形式的頂針帽及藍(lán)膜自身的下拉作用，促使裂紋進一步擴展，直至達(dá)到70%~80%左右的剝離。進一步擴展，直至達(dá)到70%~80%左右剝離。根據(jù)4.3所述工藝流程的設(shè)計要求，研發(fā)的新型超薄芯片多頂針剝離圖4.4超薄芯片多頂針剝離裝置圖4.5可獨立運動的內(nèi)真空腔室因該結(jié)構(gòu)涉及多個運動部件，涉及到多層密封，首先內(nèi)吸盤向下位移時，外真空腔室與外界大氣之間的密封，在此設(shè)第一層密封圈；內(nèi)吸盤與外吸盤相對滑動時，在連接部位設(shè)置第二層滑動密封圈；為保證內(nèi)吸盤能實現(xiàn)獨立供氣，且不影響內(nèi)吸盤獨立運動，與外界大氣壓及外腔室保持密封，設(shè)置第三層和第四層密封。圖4.6內(nèi)外真空腔室設(shè)置四層密封圈此外，內(nèi)吸盤的向下位移是通過電磁線圈的開關(guān)控制，通電時，依靠電磁力吸引中間的柱形鐵芯向下移動；斷電時，通過復(fù)位彈簧推動內(nèi)吸盤腔體向上復(fù)位。這種設(shè)計避免了在狹小的真空腔體內(nèi)部安置更小的運動裝置。且電磁控制簡單可靠，線圈的線路也更容易進行真空密封，有助于提供穩(wěn)定的真空環(huán)境。圖4.7外圍4個一體化頂針和中間單頂針圖4.8內(nèi)外圈頂針機構(gòu)，包含210-內(nèi)外圈從動子組件、211-內(nèi)圈從動子、212-外圈270-內(nèi)圈復(fù)位彈簧圖5.1多頂針剝離工藝實驗平臺(a)真空拾取頭(b)力傳感器]圖5.2真空拾取模塊圖5.3頂針剝離模塊圖5.4用于代替超薄芯片的硅片如圖5.5所示，實驗平臺的真空氣路系統(tǒng)包含兩路，其中一路供給頂針腔體，另一路供給真空拾取腔體，兩氣路獨立控制，以便提供不同的真空負(fù)壓；供給頂針腔體的真空可通過數(shù)顯氣壓表進行測量，其測量精度為0.1kPa。圖5.5實驗平臺2路真空氣路系統(tǒng)本次實驗選取最為常用的50um厚度超薄芯片(硅基片代替),為驗證仿真結(jié)果，本0.5mm/s。頂針數(shù)量為5支，間距比0.75,每組實驗進行20次。(c)手動調(diào)節(jié)千分尺，力傳感器Ⅱ測得力(d)拾取頭向上真空拾取芯片圖5.7多頂針剝離實驗所示，強行向上剝離會導(dǎo)致芯片碎裂，如圖5.8(b)所示，剝離成功率僅有40%。由此可當(dāng)位移繼續(xù)上升至0.5mm時，剝離成功率為90%。增加氣壓值至52kPa時，當(dāng)位移上升至0.5mm時，剝離成功率接近100%,但是依然存在一定的芯片碎裂風(fēng)險。圖5.8常規(guī)多頂針剝離工藝操作實驗空拾取的輔助剝離，發(fā)現(xiàn)剝離成功率為100%。圖5.9中間頂針上升0.1mm,同時將外圈頂針下降5.3本章小結(jié)本章節(jié)對第三章節(jié)提出的多頂針剝離優(yōu)化工藝進行實驗驗證，首先搭建了實驗平在IC制造領(lǐng)域，超薄芯片應(yīng)用越來越廣泛，這也導(dǎo)致其制造、拾取剝離、貼裝難度越來越大，拾取剝離作為主要工序之一，針對超薄芯片剝離工藝方法的研究、以及裝置機構(gòu)的開發(fā)，對IC制造的發(fā)展有著十分重要的意義。本文針對超薄芯片多頂針剝離過程進行研究，主要研究內(nèi)容如下：(1)針對超薄芯片多頂針剝離工藝進行建模仿真。本文通過對多頂針剝離工況進行分析，建立有限元分析模型，詳細(xì)介紹了基于ABAQUS有限元的VCCT數(shù)值分析方法，為后續(xù)仿真和實驗提供基礎(chǔ)。(2)針對超薄芯片多頂針剝離工藝機理進行分析。借助有限元分析手段，針對超薄芯片，對影響多頂針剝離效果的各項參數(shù)進行仿真分析，研究其影響機理，針對各影響因素仿真結(jié)果分析常規(guī)多頂針剝離工藝的局限性，為工藝優(yōu)化改進提供重要依據(jù)。(3)針對超薄芯片剝離提出分階段多頂針組合運動剝離工藝設(shè)想，并與常規(guī)多頂針工藝進行對比分析，驗證了新工藝設(shè)想的可行性和優(yōu)越性，并對新工藝帶來的負(fù)面影響進行了參數(shù)優(yōu)化。設(shè)計了一套針對超薄芯片的多頂針剝離優(yōu)化工藝，并根據(jù)新工藝的動作流程的設(shè)計要求，本文完成了多頂針剝離工藝裝置結(jié)構(gòu)設(shè)計。(4)對優(yōu)化的超薄芯片多頂針剝離工藝進行實驗驗證。搭建了實驗平臺，對比了常規(guī)多頂針剝離工藝實驗和單頂針剝離，得出了多頂針有利于降低芯片碎裂的結(jié)論。通過常規(guī)與優(yōu)化后的多頂針剝離工藝進行實驗對比，得出優(yōu)化多頂針剝離工藝對于超薄芯片的剝離效果要明顯優(yōu)于常規(guī)多頂針剝離工藝的結(jié)論，初步驗證了工藝設(shè)計的可行性。(1)本文在對超薄芯片多頂針剝離工藝進行有限元分析時，未考慮芯片頂部真空(2)本文對超薄芯片多頂針剝離工藝實驗中，對比了單頂針和多頂針，常規(guī)多頂時光如梭，轉(zhuǎn)眼間，在3年。2017年5月參考文獻[2]StiglitzMR,BlanchardC.Microchipfabrication:apracticalguidetosemiconductorprocessing.MicrowaveJournal,1991,34(6):184-185[9]WenY,BasaranC.Ananalyticalmodelforthermalstressanalysisofmulti-layered[11]WolfMJ,EngelmannG,DietrichL,etal.Flipchipbumpingtechnology-S[14]PengB,QuanJ,YinZ,etflip-chip.ProceedingsoftheMechanicalandElectronicsEngineering(ICMEE),2nd[18]BurghartzJN,HarendtC,HoangT,etal.Ultra-thinchipfabricationfornext-generationsiliconprocesses.ProceedingsoftheBipolar/BiCMOSCircuitsandTechnologyMeeting,BCTM2009.IEEE,2009:131-137.[19]BurghartzJN,AngelopoulosE,AppelW,etal.Ultra-thinchipsforflexiblProceedingsofthe2013IEEEInternationalConferenceofElectronDevicesandSolid-stateCircuits,2013:1-2[20]SchoenfelderS,EbertM,LandesbergerC,etal.Investigationsoftheinfluenceofdicingtechniquesonthestrengthpropertiesofthinsilicon.Microelectronicsreliability,[21]MarksMR,HassanZandCheongKY.UltrathinWaferPre-AssemblyandAsProcessTechnologies:AReview.CriticalReviewsinSolidStateandMaterialstheElectronicComponentsandTechnologyConference,ECTC58th,2008:1110-11ultra-thinflashmemorychip.JournalofMicromechanicsandMicroengineering,2012,22(10):105-114.tri-materialadhesivelybondedjointundermixedmodeloading.EngineeringFracture[25]FeilM,AdlerC,HemmetzbergerD,etal.ThechallengeofultrathProceedingsoftheElectronicComponentsandTechnologyConference,Proceedings,[26]劉尊旭.超薄芯片無損剝離的機理研究與工藝優(yōu)化.[博士學(xué)位論文].武漢：華中usingexperimentalandfiniteelementmethods.Journalofmaterialsprocessing[28]LinYJ,HwangSJ.Staticanalysisofthediepickingprocess.ElectronicsPackagingManufacturing,IEEETransactionson,2005,28(2):142-149process.ProceedingsoftheElectronicPackagingTechnologyandHighDensityPackaging(ICEPT-HDP),2011:1-4.[30]SaikiN,InabaK,KishimotoK,etal.Studyonpeelingbehaviorinpick-upprocessofICchipwithadhesivetapes.JournalofSolidMechanicsandMaterialsEngineering,2010,4(7):1051-1060.[31]ChongAC,Cheung