邏輯代數(shù)及邏輯門電路

邏輯代數(shù)及邏輯門電路

第9章邏輯代數(shù)及邏輯門電路9.1邏輯代數(shù)基礎(chǔ)知識9.2邏輯函數(shù)的化簡9.3邏輯門電路9.5集成邏輯門電路使用中的幾個實(shí)際問題9.4典型邏輯門電路的結(jié)構(gòu)與特點(diǎn)第2頁,共44頁，2024年2月25日，星期天1845年，英國數(shù)學(xué)家布爾創(chuàng)立了用符號來表達(dá)語言和思維的邏輯性數(shù)學(xué)。將這種邏輯用數(shù)（0和1）來表示，形成了邏輯代數(shù)，也稱布爾代數(shù)，它是以數(shù)學(xué)形式來分析研究邏輯問題的。在分析和設(shè)計電路時經(jīng)常要用到這種數(shù)學(xué)工具，故在本章將介紹邏輯代數(shù)的基本定理和邏輯函數(shù)式的化簡方法。模擬電子技術(shù)處理模擬變量的技術(shù)數(shù)字電子技術(shù)處理數(shù)字變量的技術(shù)連續(xù)變化的信號量“0”和“1”處理數(shù)字變量的電路為數(shù)字電路處理模擬變量的電路為模擬電路第3頁,共44頁，2024年2月25日，星期天9.1邏輯代數(shù)基礎(chǔ)知識一、基本邏輯關(guān)系與或非與邏輯運(yùn)算1AB日常事物中往往會有這種情況，要得到某種結(jié)果，必須同時滿足幾個條件。這種條件和結(jié)果的關(guān)系就是與邏輯關(guān)系Fus條件1條件2結(jié)果合上為“1”斷開為“0”開關(guān)A、B燈F亮為“1”不亮為“0”邏輯變量邏輯函數(shù)邏輯關(guān)系表達(dá)式：F=A?B與邏輯真值表ABF000010100111與第4頁,共44頁，2024年2月25日，星期天一、基本邏輯關(guān)系與或非或邏輯運(yùn)算2AB日常事物中往往會有這種情況，只要滿足幾個條件中的一個。就能得到某種結(jié)果，這種條件和結(jié)果的關(guān)系就是或邏輯關(guān)系F條件1條件2結(jié)果合上為“1”斷開為“0”開關(guān)A、B燈F亮為“1”不亮為“0”邏輯變量邏輯函數(shù)邏輯關(guān)系表達(dá)式：F=A+B或

邏輯真值表

ABF000011101111us9.1邏輯代數(shù)基礎(chǔ)知識第5頁,共44頁，2024年2月25日，星期天一、基本邏輯關(guān)系與或非非邏輯運(yùn)算3A日常事物中往往會有這種情況，條件和結(jié)果是一種相反的關(guān)系，這種條件和結(jié)果的關(guān)系就是非邏輯關(guān)系F條件結(jié)果合上為“1”斷開為“0”開關(guān)A燈F亮為“1”不亮為“0”邏輯變量邏輯函數(shù)非

邏輯真值表usR邏輯關(guān)系表達(dá)式：F=A

AF01109.1邏輯代數(shù)基礎(chǔ)知識第6頁,共44頁，2024年2月25日，星期天一、基本邏輯關(guān)系與或非非邏輯運(yùn)算非

邏輯真值表邏輯式：F=A

AF0110或邏輯運(yùn)算邏輯式：F=A+B或

邏輯真值表

ABF000011101111與邏輯運(yùn)算邏輯式：F=A?B與邏輯真值表ABF0000101001119.1邏輯代數(shù)基礎(chǔ)知識第7頁,共44頁，2024年2月25日，星期天以外的邏輯關(guān)系與或非同或邏輯運(yùn)算同或

邏輯真值表

ABF001010100111異或邏輯運(yùn)算異或邏輯真值表ABF00011011異或同或邏輯式：F=AB邏輯式：F=ABF=AB+ABF=AB+AB01109.1邏輯代數(shù)基礎(chǔ)知識第8頁,共44頁，2024年2月25日，星期天二、邏輯代數(shù)的基本公式和定理9.1

公理、公式和定理是邏輯運(yùn)算和邏輯式化簡的基本依據(jù)公理基本公式代數(shù)定理摩根定理交換律結(jié)合律分配律常用公式提煉第9頁,共44頁，2024年2月25日，星期天二、邏輯代數(shù)的基本公式和定理9.1

公理基本公式代數(shù)定理摩根定理交換律結(jié)合律分配律常用公式提煉第10頁,共44頁，2024年2月25日，星期天二、邏輯代數(shù)的基本公式和定理摩根定理公理公式代數(shù)定理常用公式證明9.1第11頁,共44頁，2024年2月25日，星期天證明：右式=A+AC+AB+BC=A（1+C+B）+BC=A+BC=左式證明：=A=右式左式=A（1+B）=A=右式左式=A（B+B）右式=(A+B)(A+A)=A+AB+AA+AB=A+AB=左式左式=AB+AC+BC(A+A)=AB+AC=AB+AC+ABC+ABC=右式左式=ABAC=(A+B)(A+C)=AB+AC+BC(A+A)=AB+AC=右式見仿真分析第12頁,共44頁，2024年2月25日，星期天一、邏輯函數(shù)的公式化簡法用公式法化簡邏輯函數(shù)時，沒有固定的步驟和方法可循，關(guān)鍵在于熟練地掌握基本公式和定理，因在化簡過程中，有很大的技巧性，而且結(jié)果有時難以肯定是最簡、最合理的，因此下面介紹一種既簡便又直觀的化簡方法 卡諾圖化簡法。9.2邏輯函數(shù)的化簡摩根定理公理公式代數(shù)定理常用公式根據(jù)如下公式定理化簡邏輯函數(shù)第13頁,共44頁，2024年2月25日，星期天9.1邏輯代數(shù)的基礎(chǔ)知識一、基本邏輯關(guān)系非邏輯：F=A或邏輯：F=A+B與邏輯：F=A?B要求會列寫邏輯真值表二、邏輯代數(shù)的基本公式和定理摩根定理公理公式代數(shù)定理常用公式簡單要求簡單要求三、邏輯函數(shù)的公式化簡法

小結(jié)簡單要求異或邏輯：F=AB同或邏輯：F=AB第14頁,共44頁，2024年2月25日，星期天9.2邏輯函數(shù)的卡諾圖化簡法一、邏輯函數(shù)的最小項

在n個變量的邏輯函數(shù)中，如果一個乘積項包含了所有的變量，而且每個變量都以原變量或反變量的形式在該乘積項中出現(xiàn)一次，則稱乘積項為n個變量的最小項。n個變量的最小項數(shù)為例如，AB兩個變量，其最小項為22=4個ABABABAB每個最小項都對應(yīng)了一組變量的取值A(chǔ)BABABAB00011011ABC三個變量，其最小項為23=8個ABCABCABCABCABCABCABCABC000001010011100101110111對應(yīng)任何一個邏輯函數(shù)都可表示為若干最小項之和的形式第15頁,共44頁，2024年2月25日，星期天一、邏輯函數(shù)的最小項任何一個邏輯函數(shù)都可表示為若干最小項之和的形式怎樣由真值表列寫邏輯表達(dá)式？將使得函數(shù)式等于“1”的最小項一一列出函數(shù)式就等于這些最小項相“或”ABF000010100111與邏輯真值表

ABF000011101111或

邏輯真值表例如F=ABF=AB+AB+AB化簡得：F=A+B第16頁,共44頁，2024年2月25日，星期天9.2二、卡諾圖按一定規(guī)則排列起來的最小方格圖FABCD0001111000011110m1m2m3m0m4m5m6m7m8m9m10m11m12m13m14m15卡諾圖邏輯函數(shù)邏輯變量變量取值

若變量為n則方格數(shù)為2n方格的編號1.變量值排序有何規(guī)則？思考？2.方格中添什么值？答1.邏輯相鄰2.添入F值第17頁,共44頁，2024年2月25日，星期天二、卡諾圖從真值表到卡諾圖ABF000010100111與邏輯真值表

ABF000011101111或

邏輯真值表ABF01010001BF01011A011第18頁,共44頁，2024年2月25日，星期天從邏輯式到卡諾圖二、卡諾圖F=ABC+ABC+BCD+BCDFABCD0001111000011110ABC

對應(yīng)最小項ABCDABCD0101010011同理ABC11001101BCD0011101100101010BCD111111余下的方格中添“0”00000000邏輯式卡諾圖第19頁,共44頁，2024年2月25日，星期天三、用卡諾圖化簡邏輯函數(shù)利用相鄰最小項可以合并的原理進(jìn)行化簡

ABF000011101111或

邏輯真值表BF01011A011F=AB+AB+AB公式法化簡：AB+AB+AB+AB==B+A相鄰一組中，發(fā)生變化的因子被消去了！卡諾圖化簡法以相鄰對稱為原則，將盡量多的“1”圈在一起圈要大圈數(shù)要少圈中要含新“1”將圈中發(fā)生變化的因子消去F=A+B第20頁,共44頁，2024年2月25日，星期天三、用卡諾圖化簡邏輯函數(shù)F=ABC+ABC+BCD+BCDFABCD00011110000111101111111100000000F=∑m(1,3,4,5,7,10,12,14)例1用卡諾圖化簡下列邏輯函數(shù)FABCD000111100001111001F=++BCBCF=+11111110000000BCDADACD見仿真分析9.2第21頁,共44頁，2024年2月25日，星期天三、用卡諾圖化簡邏輯函數(shù)FABCD00011110000111101000011110111111F=∑m(0,1,3,4,6,7)例2用卡諾圖化簡下列邏輯函數(shù)F=∑m(0,2,5,6,7,8,9,10,11,14,15)F=BD+AB+BC+ABDFABC001001111001101111F=BC+AC+ABFABC0001111001111111009.2第22頁,共44頁，2024年2月25日，星期天三、用卡諾圖化簡邏輯函數(shù)F=∑m(2,3,4,5,6)+∑d(10,11,12,13,14,15)例3用卡諾圖化簡帶約束項的邏輯函數(shù)FABC0010011110010110F=CF=ABC+BCAB=0F=ABC+BC+ABΦΦA(chǔ)B不等于0的情況不存在FABCD0001111000011110101111ΦΦΦΦΦΦ0000F=BC+BC+CD9.2第23頁,共44頁，2024年2月25日，星期天如何將最簡“與-或”表達(dá)式化成“與-非”表達(dá)式F=BC+AC+CD=BC+AC+CD=BCACCD9.2第24頁,共44頁，2024年2月25日，星期天9.3邏輯門電路門電路的作用：實(shí)現(xiàn)邏輯關(guān)系的電子電路。主要類型：與門、或門、非門；與非門、或非門、異或門等門電路的輸出狀態(tài)與賦值對應(yīng)關(guān)系：正邏輯：高電位對應(yīng)“1”；低電位對應(yīng)“0”。混合邏輯：輸入用正邏輯、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯：高電位對應(yīng)“0”；低電位對應(yīng)“1”。在數(shù)字電路中，電壓值為多少并不重要，只要能判斷高低電平即可。100VVcc

V

V#一、概述9.3第25頁,共44頁，2024年2月25日，星期天開關(guān)元件二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開

正向?qū)ǎ篊EB門(電子開關(guān))滿足一定條件時，電路允許信號通過

開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時，信號通不過

開關(guān)斷開。#第26頁,共44頁，2024年2月25日，星期天1、二極管與門FD1D2AB+12V邏輯函數(shù)(uD=0.3V)二、常用邏輯門電路邏輯變量

ABF000010100111&ABF邏輯符號真值表邏輯式F=AB#9.3第27頁,共44頁，2024年2月25日，星期天邏輯函數(shù)邏輯變量邏輯符號真值表邏輯式2、二極管或門FD1D2AB-12VuAuBuF1ABF

ABF000011101111F=A+B#9.3第28頁,共44頁，2024年2月25日，星期天3、三極管非門嵌位二極管R1DR2AF+12V+3VuAuF3V0.30V3.3邏輯變量邏輯函數(shù)邏輯符號1AF真值表A

F

0

1

1

0

邏輯式F=A#9.2第29頁,共44頁，2024年2月25日，星期天附:門電路的常見邏輯符號

與門

或門

非門

F=A?B

F=A+B&ABFABFABFABF1ABFABF+A1FAFAFAF除了基本的門電路以外，還有幾種復(fù)合門電路新符號舊符號#見仿真分析9.3第30頁,共44頁，2024年2月25日，星期天

復(fù)合門電路:由基本門電路組合而成。

復(fù)合門與非門或非門與或非門異或門同或門與門+非門或門+非門與門+或門+非門常用不太常用復(fù)合門的符號？？#9.3第31頁,共44頁，2024年2月25日，星期天

復(fù)合門電路與非門邏輯符號邏輯式＆1ABF＆ABF或非門AB≥1F1ABF≥1＆＆1≥1ABCDF與或非門F=AB+CDF=AB＆≥1ABCDF=1ABF=AB+AB異或門同或門=1ABF=AB+AB參見教材P306#9.3第32頁,共44頁，2024年2月25日，星期天功能表三態(tài)門的符號及功能表功能表三態(tài)門電路使能端高電平起作用使能端低電平起作用工作時，E1、E2、E3分時接入高電平，將不同數(shù)據(jù)（A、B、C）分時送至總線。三態(tài)門主要作為TTL電路與總線間的接口電路三態(tài)門的作用？？？#9.3&ABF符號EN&ABF符號ENENE1E2E3公用總線０１０ABC第33頁,共44頁，2024年2月25日，星期天＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB與門或門非門與非門或非門與或非門異或門同或門常用的門&ABF三態(tài)門復(fù)習(xí)#9.3第34頁,共44頁，2024年2月25日，星期天各種門可以有多個輸入端三輸入端與門三輸入端或門&ABFC≥1ABFCF=ABCF=A+B+C

&ABFCF=ABCCF=A+B+C

≥1ABF還有很多，此處略……..#見仿真分析9.3第35頁,共44頁，2024年2月25日，星期天9.4典型集成門電路的結(jié)構(gòu)與特點(diǎn)以TTL與非門為例+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

結(jié)構(gòu)特點(diǎn)：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:Transistor—TransistorLogic。即TTL電路一、結(jié)構(gòu)#第36頁,共44頁，2024年2月25日，星期天1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

二、工作原理三個PN結(jié)導(dǎo)通需2.1Vuo=5-uR2-ube3-ube4

3.4V

高電平！邏輯關(guān)系：任0則1#第37頁,共44頁，2024年2月25日，星期天+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時邏輯關(guān)系：全1則0輸入、輸出的