高二物理競賽課件TTL門電路的改進(jìn)

TTL門電路的改進(jìn)

TTL門電路的改進(jìn)1.74S系列

74S系列又稱肖特基系列。①采用了肖特基抗飽和三極管。肖特基抗飽和三極管由普通的雙極型三極管和肖特基勢壘二極管SBD(SchottkyBarrierDiode)組合而成，如圖3-11所示。圖(a)中SBD的正向壓降約為，而且開關(guān)速度比一般PN結(jié)二極管高許多。在晶體管的bc結(jié)上并聯(lián)一個SBD便構(gòu)成抗飽和晶體管，或稱肖特基晶體管，符號如圖3-11(b)所示。由于SBD的引入，晶體管不會進(jìn)入深飽和，其Ube限制在左右，從而縮短存儲時間，提高了開關(guān)速度。圖3-10電路中除V4管以外，所有晶體管都采用了肖特基晶體管。

設(shè)輸入電流II由信號源流入V1發(fā)射極時方向為正，反之為負(fù)。從圖3-4看出，當(dāng)UI＜UT時II為負(fù)，即II流入信號源，對信號源形成灌電流負(fù)載。當(dāng)UI＞UT時II為正，II流入TTL門，對信號源形成拉電流負(fù)載。①輸入短路電流IIS

。當(dāng)UI=0時的輸入電流稱為輸入短路電流，典型值約為mA。②輸入漏電流IIH。當(dāng)UI＞UT時的輸入電流稱為輸入漏電流，即V1倒置工作時的反向漏電流，其電流值很小，約為10μA。應(yīng)注意，當(dāng)UI＞7V以后V1的ce結(jié)將發(fā)生擊穿，使II猛增。此外當(dāng)UI≤-1V時，V1的be結(jié)也可能燒毀。這兩種情況下都會使與非門損壞，因此在使用時，尤其是混合使用電源電壓不同的集成電路時，應(yīng)采取相應(yīng)的措施，使輸入電位鉗制在安全工作區(qū)內(nèi)。3.輸入負(fù)載特性圖3-5TTL與非門輸入負(fù)載圖3-6TTL與非門輸

由圖可見，當(dāng)RI較小時，UI隨RI增加而升高，此時V5截止，忽略V2基極電流的影響，可近似認(rèn)為

當(dāng)RI很小時UI很小，相當(dāng)于輸入低電平，輸出高電平。為了保持電路穩(wěn)定地輸出高電平，必須使UI≤UOFF，即故

若UOFF，R1=3kΩ，可求得RI，這個電阻值稱為關(guān)門電阻ROFF?？梢?，要使與非門穩(wěn)定地工作在截止?fàn)顟B(tài)，必須選取RI＜ROFF。當(dāng)RI較大時，UI進(jìn)一步增加，但它不能一直隨RI增加而升高。因為當(dāng)UI=1.4V時，Ub1，此時V5已經(jīng)導(dǎo)通，由于受V1集電結(jié)和V2、V5發(fā)射結(jié)的鉗位作用，Ub1將保持在，致使UI也不能超過，見圖3-6。為了保證與非門穩(wěn)定地輸出低電平，應(yīng)該有UI≥UON。此時求得的輸入電阻稱為開門電阻，用RON表示。對于典型TTL與非門，RON=2kΩ，即RI≥RON時才能保證與非門可靠導(dǎo)通。4.輸出特性圖3-7TTL與非門輸出低電平的輸出特性①與非門處于開態(tài)時，輸出低電平，此時V5飽和，輸出電流IL從負(fù)載流進(jìn)V5，形成灌電流；當(dāng)灌電流增加時，V5飽和程度減輕，因而UOL隨IL增加略有增加。V5輸出電阻約10~20Ω。若灌電流很大，使V5脫離飽和進(jìn)入放大狀態(tài)，UOL將很快增加，這是不允許的。通常為了保證UOL，應(yīng)使IL≤25mA。②與非門處于關(guān)態(tài)時，輸出高電平。此時V5截止，V3微飽和，V4導(dǎo)通，負(fù)載電流為拉電流，如圖3-8(a)、(b)。從特性曲線可見，當(dāng)拉電流IL＜5mA時，V3、V4處于射隨器狀態(tài)，因而輸出高電平UOH變化不大。當(dāng)IL＞5mA時，V3進(jìn)入深飽和，由于IR5≈IL，UOH=UCC-Uces3-Ube4-ILR5，故UOH將隨著