計(jì)算機(jī)組成與體系結(jié)構(gòu) 課件 03存儲(chǔ)系統(tǒng)

存儲(chǔ)系統(tǒng)計(jì)算機(jī)組成與體系結(jié)構(gòu)存儲(chǔ)系統(tǒng)的地位結(jié)果程序輸入設(shè)備輸出設(shè)備存儲(chǔ)器運(yùn)算器控制器結(jié)果程序輸入設(shè)備輸出設(shè)備運(yùn)算器存儲(chǔ)器控制器以存儲(chǔ)器為中心的計(jì)算機(jī)結(jié)構(gòu)存儲(chǔ)器概述存儲(chǔ)器的作用存放程序和數(shù)據(jù)在現(xiàn)代計(jì)算機(jī)中，存儲(chǔ)器處于全機(jī)的中心地位存儲(chǔ)器的訪問者CPU讀取指令和存取數(shù)據(jù)I/O設(shè)備與存儲(chǔ)器進(jìn)行直接數(shù)據(jù)傳送共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，需要利用存儲(chǔ)器存放共享的數(shù)據(jù)，實(shí)現(xiàn)處理機(jī)間通信基本概念存儲(chǔ)元：存儲(chǔ)一個(gè)二進(jìn)制代碼存儲(chǔ)單元：若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元存儲(chǔ)器：多個(gè)存儲(chǔ)單元組成一個(gè)存儲(chǔ)器字地址：存放一個(gè)機(jī)器字的存儲(chǔ)單元地址字節(jié)地址：存放一個(gè)字節(jié)的存儲(chǔ)單元地址如果計(jì)算機(jī)中可編址的最小單位是字存儲(chǔ)單元，則該計(jì)算機(jī)稱為按字尋址的計(jì)算機(jī)如果計(jì)算機(jī)中可編址的最小單位是字節(jié)，則該計(jì)算機(jī)稱為按字節(jié)尋址的計(jì)算機(jī)主存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)容量：在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)通常稱為該存儲(chǔ)器的存儲(chǔ)容量存取時(shí)間(MemoryAccessTime)：存取時(shí)間ta又稱存儲(chǔ)器訪問時(shí)間存儲(chǔ)周期(MemoryCycleTime)：存儲(chǔ)周期tc是指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間帶寬：?jiǎn)挝粫r(shí)間內(nèi)存儲(chǔ)器可讀寫的字節(jié)數(shù)（或二進(jìn)制的位數(shù)）稱為存儲(chǔ)器的帶寬價(jià)格：價(jià)格是存儲(chǔ)器的一個(gè)經(jīng)濟(jì)指標(biāo)，一般用每位價(jià)格來表示存儲(chǔ)器的分類按存儲(chǔ)介質(zhì)分半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器光盤按數(shù)據(jù)的存取方法分隨機(jī)存取(RandomAccess)

順序存取(SequentialAccess)直接存取相聯(lián)存取按讀寫功能分只讀存儲(chǔ)器(ROM)隨機(jī)訪問存儲(chǔ)器(RAM)按信息的可保存性分易失性存儲(chǔ)器(volatilememory)非易失性存儲(chǔ)器(Non-VolatileMemory,NVM)按在計(jì)算機(jī)系統(tǒng)中的作用分主存儲(chǔ)器輔助存儲(chǔ)器高速緩沖存儲(chǔ)器存儲(chǔ)系統(tǒng)的設(shè)計(jì)目標(biāo)盡可能快的存取速度：應(yīng)能基本滿足CPU對(duì)數(shù)據(jù)的要求盡可能大的存儲(chǔ)空間：可以滿足程序?qū)Υ鎯?chǔ)空間的要求盡可能低的單位成本：（價(jià)格/位）應(yīng)在用戶能夠承受范圍內(nèi)CPU與存儲(chǔ)器的性能比較存儲(chǔ)器的層次結(jié)構(gòu)v1Mainmemoryholdsdiskblocksretrievedfromlocaldisks.registerson-chipL1cache(SRAM)mainmemory(DRAM)localsecondarystorage(localdisks)Larger,slower,andcheaper(perbyte)storagedevicesremotesecondarystorage(distributedfilesystems,Webservers)Localdisksholdfilesretrievedfromdisksonremotenetworkservers.off-chipL2cache(SRAM)L1cacheholdscachelinesretrievedfromtheL2cache.CPUregistersholdwordsretrievedfromcachememory.L2cacheholdscachelinesretrievedfrommemory.L0:L1:L2:L3:L4:L5:Smaller,faster,andcostlier(perbyte)storagedevices存儲(chǔ)器的層次結(jié)構(gòu)緩存-主存層次和主存-輔存層次主存-輔存層次緩存CPU主存輔存緩存-主存層次程序運(yùn)行的局部性原理是指CPU對(duì)存儲(chǔ)器中程序和數(shù)據(jù)的訪問，在一小段時(shí)間內(nèi)，總是集中在一小塊存儲(chǔ)空間具體表現(xiàn)時(shí)間方面：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問，例如：程序循環(huán)空間方面：在空間上這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)，例如：數(shù)組存放指令執(zhí)行順序方面：在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大(大約5:1)存儲(chǔ)層次應(yīng)滿足的原則一致性原則同一個(gè)信息可以處在不同層次存儲(chǔ)器中，此時(shí)，這一信息在幾個(gè)級(jí)別的存儲(chǔ)器中應(yīng)保持相同的值。包含性原則處在內(nèi)層存儲(chǔ)器中的信息一定被包含在其外層的存儲(chǔ)器中，反之則不成立。即內(nèi)層存儲(chǔ)器中的全部信息是其相鄰?fù)鈱哟鎯?chǔ)器中一部分信息的復(fù)制品。存儲(chǔ)層次的性能模型M1M2Ta1Ta2

多層存儲(chǔ)訪問性能模型半導(dǎo)體存儲(chǔ)器常用的半導(dǎo)體器件雙極型半導(dǎo)體TTL(Transistor-TransistorLogic)金屬氧化物場(chǎng)效應(yīng)半導(dǎo)體MOS(MetalOxideSemiconductor)在計(jì)算機(jī)中最常用的是MOS器件組成的存儲(chǔ)器。存儲(chǔ)位元具備的條件：呈現(xiàn)兩種穩(wěn)態(tài)（或半穩(wěn)定），分別代表二進(jìn)制的1和0能夠?qū)懭耄ㄖ辽僖淮危﹣碓O(shè)置狀態(tài)能夠讀出狀態(tài)半導(dǎo)體存儲(chǔ)器分類半導(dǎo)體隨機(jī)儲(chǔ)存器(RAM)靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)半導(dǎo)體只讀存儲(chǔ)器(ROM)MROMPROMEPROMEEPROM/E2PROMFLASHMemoryStaticRAM-SRAMShortforstaticrandomaccessmemory.SRAMisatypeofmemorythatisfasterandmorereliablethanthemorecommonDRAM(dynamicRAM).Thetermstaticisderivedfromthefactthatitdoesn'tneedtoberefreshedlikedynamicRAM.WhileDRAMsupportsaccesstimesofabout60nanoseconds,SRAMcangiveaccesstimesaslowas10nanoseconds.Inaddition,itscycletimeismuchshorterthanthatofDRAMbecauseitdoesnotneedtopausebetweenaccesses.Unfortunately,itisalsomuchmoreexpensivetoproducethanDRAM.Duetoitshighcost,SRAMisoftenusedonlyasamemorycache.6管MOSSRAM（字線選擇）SRAM存儲(chǔ)芯片-線性組織6管MOSSRAM-雙向選擇32Kx8StaticRAM-CY62256DynamicRAM-DRAMAtypeofphysicalmemoryusedinmostpersonalcomputers.Thetermdynamicindicatesthatthememorymustbeconstantlyrefreshed(reenergized)oritwillloseitscontents.RAM(random-accessmemory)issometimesreferredtoasDRAM(pronounceddee-ram)todistinguishitfromstaticRAM(SRAM).StaticRAMisfasterandlessvolatilethandynamicRAM,butitrequiresmorepowerandismoreexpensive.單管MOSDRAM1Mx4DRAM實(shí)例DRAM的刷新刷新(refresh)按行來進(jìn)行內(nèi)部的讀操作由刷新計(jì)數(shù)器產(chǎn)生行地址，選擇要刷新的行，讀即刷新刷新一行的時(shí)間即是存儲(chǔ)周期需要刷新的行數(shù)為單個(gè)芯片單個(gè)矩陣的行數(shù)（對(duì)于內(nèi)部包含多個(gè)存儲(chǔ)矩陣的芯片，各個(gè)矩陣同一行同時(shí)被刷新）刷新周期典型值2ms刷新方式集中刷新分散刷新異步刷新集中刷新分散刷新和異步刷新SRAM和DRAM特性比較特性SRAMDRAM存儲(chǔ)信息觸發(fā)器電容破壞性讀出非是需要刷新不要需要送行列地址同時(shí)送分兩次送運(yùn)行速度快慢集成度低高發(fā)熱量大小存儲(chǔ)成本高低DRAM控制器ROM-ReadOnlyMemory半導(dǎo)體掩模只讀存儲(chǔ)器MROM（MaskedReadOnlyMemory）一次性編程只讀存儲(chǔ)器PROM（ProgrammableROM）可擦寫可編程只讀存儲(chǔ)器EPROM（ErasablePROM）電可擦寫可編程只讀存儲(chǔ)器EEPROM（ElectricallyErasablePROM）快閃存儲(chǔ)器FLASHMemoryTTLMROMMOSMROM多射級(jí)熔絲式PROMEPROM基本結(jié)構(gòu)EPROM芯片和紫外線擦除器EEPROM基本結(jié)構(gòu)FlashmemoryABk位（給出地址）DBn位（傳送數(shù)據(jù)）主存儲(chǔ)器與CPU的連接地址總線AB的位數(shù)決定了可尋址的最大內(nèi)存空間數(shù)據(jù)總線DB的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)吞吐能力控制總線CB指出總線周期的類型和本次讀寫操作完成的時(shí)刻READYWRITEREADMainMemory例如：k=32位n=32位CPUARDR主存儲(chǔ)器的讀寫主存儲(chǔ)體數(shù)據(jù)寄存器地址寄存器/WE/CS0/CS1讀過程：給出地址給出片選與讀命令保存讀出內(nèi)容寫過程：給出地址給出片選與數(shù)據(jù)給出寫命令主存儲(chǔ)體存儲(chǔ)器的容量擴(kuò)展位擴(kuò)展法：只加大字長(zhǎng)，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致，對(duì)所有片子使用共同片選信號(hào)；字?jǐn)U展法：僅在字向擴(kuò)充，而位數(shù)不變。需由片選信號(hào)來區(qū)分各片地址字位同時(shí)擴(kuò)展法位擴(kuò)展

用2片1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器10根地址線8根數(shù)據(jù)線DD????D0479AA0???21142114CSWE字?jǐn)U展

用2片1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線1K

×

8位1K

×

8位D7D0?????????????????WEA1A0???A9CS0A10

1CS1字、位擴(kuò)展用8片1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................1K×41K×41K×41K×41K×41K×41K×41K×474138譯碼器74138的函數(shù)表74139譯碼器74139的函數(shù)表設(shè)計(jì)步驟分析地址空間分配進(jìn)行合理的芯片選擇制定地址譯碼方案繪制存儲(chǔ)器配置連接圖地址線的連接數(shù)據(jù)線的連接讀/寫命令線的連接片選線的連接例題1設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀／寫控制信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38譯碼器和各種門電路。畫出CPU與存儲(chǔ)器的連接圖，要求主存的地址空間滿足下述條件：最小8K地址為系統(tǒng)程序區(qū)，與其相鄰的16K地址為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序工作區(qū)。詳細(xì)畫出存儲(chǔ)芯片的片選邏輯并指出存儲(chǔ)芯片的種類及片數(shù)。地址空間分配0000～1FFF系統(tǒng)程序區(qū)8K2000～5FFF用戶程序區(qū)16K6000～EFFF

空閑36KF000～FFFF系統(tǒng)程序工作區(qū)

4K芯片選擇和譯碼方案根據(jù)地址范圍的容量及其在計(jì)算機(jī)系統(tǒng)中的作用，確定最小為8K系統(tǒng)程序區(qū)選一片8K×8位ROM；與其相鄰的16K用戶程序區(qū)選2片8K×8位RAM；最大為4K系統(tǒng)程序工作區(qū)選1片4K×8位RAM。將CPU的低13位地址線A12～A0與1片8K×8位ROM和兩片8K×8位RAM的地址線相連；將CPU的低12位地址線A11～A0與1片4K×8位RAM的地址線相連。連接圖例題2設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀／寫控制信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38譯碼器和各種門電路。畫出CPU與存儲(chǔ)器的連接圖，要求：（1）主存地址空間分配：

6000H～67FFH為系統(tǒng)程序區(qū)；

6800H～6BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說明各選幾片。（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。地址空間分配0000～5FFF空閑24K6000～67FF系統(tǒng)程序區(qū)

2K6800～6BFF

用戶程序區(qū)

1K6C00～FFFF空閑37K選擇存儲(chǔ)芯片

由6000H～67FFH系統(tǒng)程序區(qū)的范圍，應(yīng)選1片2K×8位的ROM，無需選4K×8位和8K×8位的ROM，否則就浪費(fèi)了。由6800H～6BFFH用戶程序區(qū)的范圍，應(yīng)選2片1K×4位的RAM芯片，選其他芯片也必然浪費(fèi)。

連接圖提升DRAM性能成組數(shù)據(jù)傳送（Burstmode）DRAM的快速讀寫技術(shù)DRAM的并行讀寫技術(shù)其他可行方案提高存儲(chǔ)器芯片本身的讀寫速度改進(jìn)芯片之間的組合與結(jié)構(gòu)關(guān)系使用具有多端口的存儲(chǔ)器芯片DRAM的快速讀寫技術(shù)快速頁(yè)式存儲(chǔ)器(FastPageRAM,FPRAM)：連續(xù)讀寫屬于同一行的多個(gè)列中的數(shù)據(jù)，其行地址只需在第一次讀寫時(shí)送入（鎖存），之后保持不變，則每次讀寫屬于該行的多個(gè)列中的數(shù)據(jù)時(shí)，僅鎖存列地址即可，從而省掉了鎖存行地址時(shí)間，也就加快了主存儲(chǔ)器的讀寫速度。擴(kuò)展數(shù)據(jù)輸出存儲(chǔ)器(ExtendedDataOutputRAM,EDODRAM)：在數(shù)據(jù)輸出部分增加數(shù)據(jù)鎖存線路，延長(zhǎng)輸出數(shù)據(jù)的有效保持時(shí)間，即使地址信號(hào)改變了，仍能取到正確的讀出數(shù)據(jù)，這可以進(jìn)一步縮短地址送入時(shí)間，也就加快了主存儲(chǔ)器的讀寫速度。DRAM的并行讀寫技術(shù)使主存儲(chǔ)器在一個(gè)工作周期的時(shí)間內(nèi)讀出多個(gè)主存字在靜態(tài)和動(dòng)態(tài)的存儲(chǔ)器中都可以使用并行讀寫技術(shù)主要有兩種方案：一體多字：加寬每個(gè)主存單元的寬度，同時(shí)存儲(chǔ)多個(gè)主存字優(yōu)點(diǎn)：降低平均讀出時(shí)間，為原來的幾分之一缺點(diǎn)：需要位數(shù)足夠多的寄存器緩存數(shù)據(jù)，多次送數(shù)據(jù)總線單字多體：把主存儲(chǔ)器分為幾個(gè)獨(dú)立讀寫、字長(zhǎng)為一個(gè)主存字的存儲(chǔ)體，通過合理的組織，使幾個(gè)存儲(chǔ)體協(xié)同工作。兩種讀寫方式：同時(shí)啟動(dòng)讀寫方式、順序輪流啟動(dòng)讀寫方式交叉編址方式：因?yàn)槌绦蜻\(yùn)行的局部性原理，把連續(xù)的主存字分布到不同的存儲(chǔ)體中。數(shù)據(jù)總線一體多字結(jié)構(gòu)地址寄存器

主存儲(chǔ)器存儲(chǔ)體

WWWW一體4字結(jié)構(gòu)單字多體結(jié)構(gòu)地址寄存器

數(shù)據(jù)總線

0字1字2字3字單字4體結(jié)構(gòu)低位交叉編址順序讀寫時(shí)間

單體訪存周期

單體訪存周期啟動(dòng)存儲(chǔ)體0啟動(dòng)存儲(chǔ)體1啟動(dòng)存儲(chǔ)體2啟動(dòng)存儲(chǔ)體3SDRAM同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchronousdynamicrandom-accessmemory)利用同步計(jì)時(shí)器對(duì)存儲(chǔ)器的輸出入信號(hào)加以控制的DRAMSDRAM是在DRAM的架構(gòu)基礎(chǔ)上增加同步和雙區(qū)域(DualBank)的功能，使得微處理器能與SDRAM的時(shí)鐘同步，所以SDRAM執(zhí)行命令和傳輸資料時(shí)相較于DRAM可以節(jié)省更多時(shí)間SDRAMReadTimingDDRSDRAMDoubleDataRateSynchronousDynamicRandom-AccessMemoryDDRachieveshigherdataratesinthreeways:First,thedatatransferissynchronizedtoboththerisingandfallingedgeoftheclock,ratherthanjusttherisingedge.Thisdoublesthedatarate;hencethetermdoubledatarateSecond,DDRuseshigherclockrateonthebustoincreasethetransferrateThird,abufferingschemeisusedDDRGenerations提高主存儲(chǔ)器性能的途徑成組數(shù)據(jù)傳送(Burstmode)目的：提高數(shù)據(jù)總線的輸入輸出能力傳送一次地址，連續(xù)在總線上傳送多個(gè)數(shù)據(jù)提高存儲(chǔ)芯片本身的讀寫速度EDRAM：EnhancedDRAMCDRAM：CacheDRAM改變存儲(chǔ)芯片的時(shí)序SDRAM：SynchronousDRAMDDRSDRAM：DoubleDataRateSDRAM改進(jìn)芯片之間的組合與結(jié)構(gòu)關(guān)系并行讀寫：交叉編址RDRAM(RambusDRAM)：采用串行數(shù)據(jù)傳輸模式使用具有多端口的存儲(chǔ)器芯片雙端口存儲(chǔ)器CacheCache基本概念cache：隱藏處所,隱藏的糧食或物資,貯藏物cache-主存層次是多級(jí)存儲(chǔ)體系的一部分多級(jí)存儲(chǔ)體系能夠解決存儲(chǔ)器容量、速度、價(jià)格之間的矛盾的關(guān)鍵——程序執(zhí)行的局部性原理程序運(yùn)行的局部性原理程序在一定時(shí)間段內(nèi)通常只訪問較小的存儲(chǔ)空間兩種局部性：時(shí)間局部性和空間局部性時(shí)間局部性：最近被訪問的信息很可能還要被訪問。將最近被訪問的信息項(xiàng)裝入到Cache中?？臻g局部性：最近被訪問的信息臨近的信息也可能被訪問。將最近被訪問的信息項(xiàng)臨近的信息一起裝入到Cache中。地址空間訪問概率訪問速度比較Cache組成cache的工作原理cache實(shí)現(xiàn)要點(diǎn)cache的目標(biāo)是為了解決存儲(chǔ)器的速度問題cache的容量要遠(yuǎn)小于主存，因此必須考慮兩者間的地址變換問題cache管理的所有算法均由硬件實(shí)現(xiàn)cache和主存之間以塊為單位交換信息cache與主存同時(shí)進(jìn)行讀寫cache的設(shè)計(jì)主要考慮提高命中率問題cache設(shè)計(jì)要素cache容量的大小(CacheSize)cache與主存的地址映射方法(MappingFunction)替換策略(ReplacementAlgorithms)寫策略(WritePolicy)數(shù)據(jù)塊大小(LineSize)多級(jí)cache(MultilevelCaches)分立cache和統(tǒng)一cache(UnifiedVersusSplitCaches)Cache的容量與命中率的關(guān)系cache與主存的地址映射直接映射方式（DirectMapping）全相聯(lián)方式（AssociativeMapping）組相聯(lián)映射方式（SetAssociativeMapping）直接映射方式(1)映射方式：i＝j(luò)modm，其中i＝Cache塊號(hào)，j＝主存儲(chǔ)器的塊號(hào)，m=Cache的塊數(shù)直接映射方式(2)直接映射方式(3)優(yōu)點(diǎn)實(shí)現(xiàn)簡(jiǎn)單硬件成本低缺點(diǎn)容易產(chǎn)生沖突不能有效利用Cache空間全相聯(lián)方式(1)全相聯(lián)方式(2)全相聯(lián)方式(3)優(yōu)點(diǎn)靈活不易產(chǎn)生沖突缺點(diǎn)比較電路難于實(shí)現(xiàn)效率低，速度慢組相聯(lián)映射方式(1)組相聯(lián)映射方式(2)練習(xí)題(1)有一個(gè)Cache的容量為4K字，每塊為16字，問：（1）該Cache可容納多少個(gè)塊？（2）如果主存的容量是1M字，則有多少個(gè)塊？（3）在直接映射方式下，主存中的第300塊映射到Cache中哪一個(gè)塊？（4）在進(jìn)行直接地址映射時(shí)，存儲(chǔ)器地址分成哪幾段？各段分別有多少位？練習(xí)題(2)Cache－主存存儲(chǔ)體系采用組相聯(lián)映像方式，塊（行）大小為256B，Cache包含32塊（行），每組包含4塊（行），主存容量4096塊。畫出主存與Cache的地址格式。地址變換表應(yīng)包含多少個(gè)存儲(chǔ)單元？每個(gè)單元幾位？每次參與相聯(lián)比較的單元為多少？替換策略經(jīng)典算法先進(jìn)先出（FIFO）最不經(jīng)常使用（LFU）近期最少使用（LRU）隨機(jī)替換（RAND）最優(yōu)替換（OPT）改良算法LRFU：LRU和LFU（LeastFrequentlyUsed）兩者的結(jié)合，優(yōu)先替換訪問次數(shù)少的數(shù)據(jù)。LRU-K：先從使用次數(shù)為1的頁(yè)面中根據(jù)LRU查找頁(yè)面進(jìn)行替換，如果沒有1的頁(yè)面則查找訪問次數(shù)為2的頁(yè)面，直到K為止。寫策略單級(jí)Cache寫直達(dá)法，通過式寫（WriteThrough）寫回法（WriteBack）兩級(jí)Cache寫一次法（Write-Once）L1Cache對(duì)L2Cache使用全寫法，L2Cache對(duì)主存使用寫回法Cache的命中率命中率是Cache設(shè)計(jì)中最重要的技術(shù)指標(biāo)影響CACHE命中率的因素CACHE的容量，大一些比較好CACHE與主存每次交換的信息量要適中CACHE不同的組織方式，多路組相聯(lián)更好CACHE