《電子技術(shù)基礎(chǔ)》課件第7章_第1頁
《電子技術(shù)基礎(chǔ)》課件第7章_第2頁
《電子技術(shù)基礎(chǔ)》課件第7章_第3頁
《電子技術(shù)基礎(chǔ)》課件第7章_第4頁
《電子技術(shù)基礎(chǔ)》課件第7章_第5頁
已閱讀5頁,還剩7頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第7章

半導(dǎo)體存儲器和可編程邏輯器件7.1半導(dǎo)體存儲器半導(dǎo)體存儲器是一種能存儲大量二值信息(或數(shù)據(jù))的半導(dǎo)體器件。半導(dǎo)體存儲類種類很多,從存、取功能上可以分為只讀存儲器(ReadOnlyMemory,ROM)和隨機(jī)存儲器(RandAccessMemory,RAM)兩大類。只讀存儲器中的信息數(shù)據(jù)可以長期掉電保存。根據(jù)數(shù)據(jù)的寫入方式,只讀存儲器分為固定ROM(又稱有掩模ROM)可編程ROM(ProgrammableRead-only,Memory,PROM)和可擦除的可編程的ROM(ErasableProgrammableRead-OnlyMemory,EPROM)幾種不同類型。隨機(jī)存取存儲器可以隨時讀出或?qū)懭霐?shù)據(jù),但斷電后,數(shù)據(jù)將會丟失。隨機(jī)存儲器根據(jù)存儲單元工作原理的不同,可分為靜態(tài)存儲器(StaricRandomAccessMemory,SRAM)和動態(tài)存儲器(DynamicRandomAccessMemory,DRAM)。7.2只讀存儲器

7.2.1掩模只讀存儲器(ROM)固定ROM,也稱掩模型ROM,它是在生產(chǎn)過程最后一道掩模工藝是按照用戶的要求寫入信息,一旦生產(chǎn)完畢,就不可能再改變。ROM的電路結(jié)構(gòu)包含存儲矩陣(Storagematrix)、地址譯碼器(AddressDecoder)和輸出緩沖器(OutputBuffer)三個組成部分。

7.2.2可編程只讀存儲器(PROM)

PROM不是由廠家生產(chǎn)時寫入信息,而是由開發(fā)設(shè)計人員根據(jù)自己的需要,用電的方法寫入,一旦寫入后信息不再改變,這類PROM只能寫入一次。PROM的總體結(jié)構(gòu)與掩模ROM一樣,同樣由存儲矩陣、地址譯碼器和輸出電路組成。不過在出廠時已經(jīng)在存儲矩陣的所有交叉點(diǎn)上全部制作了存儲元件,即相當(dāng)于在所有存儲單元中都存入了1。7.2.3可擦的可編程只讀存儲器(EPROM)可擦除的可編程ROM中存儲的數(shù)據(jù)不僅可以由設(shè)計人員寫入信息,而且可以擦除重寫幾百次,因而在需要經(jīng)常修改ROM中內(nèi)容的場合它便成為一種比較理想的器件。7.3.1靜態(tài)隨機(jī)存儲器(SRAM)SRAM電路通常由存儲矩陣、地址譯碼器和讀/寫控制電路(也稱為輸入/輸出電路)三部分組成。7.3.2動態(tài)隨機(jī)存儲器(DRAM)

DRAM動態(tài)存儲單元單管動態(tài)MOS存儲單元的電路DRAM總體結(jié)構(gòu)為了提高集成度的同時減少器件引腳的數(shù)目,目前的大容量DRAM多半都采用1位輸入、1位輸出和地址分時輸出的方式。7.4可編程邏輯器件可編程邏輯器件(PLD)是作為一種通用型器件生產(chǎn)的,然而它的邏輯功能又是由用戶通過對器件編程來自行設(shè)定。它可以把一個數(shù)字系統(tǒng)集成在片PLD上,而不必由芯片制造廠去設(shè)計和制作專用集成芯片。PLD具有通用型器件批量大、成本低和專用型器件構(gòu)成系統(tǒng)體積小、電路可靠等優(yōu)點(diǎn)。7.4.1可編程陣列邏輯器件可編程陣列邏輯器件(PAL),是20世紀(jì)70年代末出現(xiàn)的一種低密度、一次性可編程邏輯器件。最簡單的PAL電路結(jié)構(gòu)形式包含一個可編程的與邏輯陣列和一個固定的或邏輯陣列。7.4.2通用陣列邏輯器件通用陣列邏輯器件(GAL)是繼PAL器件之后,在20世紀(jì)80年代中期推出的一種低密度可編程邏輯器件。它在結(jié)構(gòu)上采用了輸出邏輯宏單元(OLMC)結(jié)構(gòu)形式。在工藝上吸收了E2PROM的浮柵技術(shù),從而使GAL器件具有可擦除、可重新編程、數(shù)據(jù)可長期保存和可重新組合結(jié)構(gòu)的特點(diǎn)。因此GAL器件比PAL器件功能更加全面,結(jié)構(gòu)更加靈活,它可取代大部分中、小規(guī)模的數(shù)字成電路和PAL器件,增加了數(shù)字系統(tǒng)設(shè)計的靈活性。7.4.3復(fù)雜可編程邏輯器件與現(xiàn)場可編程門陣列復(fù)雜可編程邏輯器件(CPLD)采用CMOSEPROM、E2PROM、FLASH存儲器和SRAM等編程技術(shù),從而構(gòu)成了高密度、高速度和低功耗的可編程邏輯器件。CPLD的I/O端數(shù)和內(nèi)含觸發(fā)器多達(dá)數(shù)百個,其集成度遠(yuǎn)遠(yuǎn)高于可編程邏輯器件PAL和GAL。因此,采用CPLD設(shè)計數(shù)字系統(tǒng),體積小、功耗低、可靠性高,且有更大的靈活性。CPLD大致可分為兩類,一類是由GAL器件發(fā)展而來的,其主體仍是與陣列和宏單元結(jié)構(gòu),稱為CPLD的基本結(jié)構(gòu);另一類是分區(qū)陣列結(jié)構(gòu)的CPLD。生產(chǎn)廠商主要有Xilinx、Altera和Lattice3家公司,其它廠商還有Cypress、Actel等公司。7.5可編程邏輯器件的開發(fā)可編程邏輯器件集成度高、速度快、功耗低,結(jié)構(gòu)靈活、使用方便,具有用戶可定義邏輯功能和加密功能,可以實(shí)現(xiàn)各種邏輯設(shè)計,是數(shù)字系統(tǒng)設(shè)計的理想集成電路器件。然而,要使PLD實(shí)現(xiàn)設(shè)計要求的邏輯功

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論