半導(dǎo)體器件 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFETs）的偏置溫度不穩(wěn)定性試驗(yàn) 第1部分：MOSFETs的快速偏置溫度不穩(wěn)定性試驗(yàn) 編制說(shuō)明

《半導(dǎo)體器件金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFETs）的偏置溫度不穩(wěn)定性試驗(yàn)第1部分：MOSFETs的快速偏置溫度不穩(wěn)定性試驗(yàn)》（征求意見稿）編制說(shuō)明要承辦單位為工業(yè)和信息化部電子第五研究所行業(yè)發(fā)展上，隨著集成電路工藝技術(shù)的發(fā)展，集成電路的特征線寬已縮小到5nm，并繼續(xù)向2nm延伸。在集成電路工藝技術(shù)不斷向前發(fā)展的過程中，其固有失效機(jī)理，即偏置溫度BTI是CMOS的基本退化機(jī)制之一，它指的是當(dāng)在PMOS(NMOS)器件上施加一個(gè)正(負(fù))電壓打開隨著集成電路線寬的不斷縮小，柵氧間電場(chǎng)強(qiáng)度越來(lái)越大，BTI效應(yīng)產(chǎn)生的可靠性問題日益BTI試驗(yàn)，優(yōu)化ULSI/VLSI的金屬互連線的加工工藝，保證加工出的ULSI/VLSI在使用壽命周國(guó)內(nèi)軍用集成電路發(fā)展需求上，目前我國(guó)軍用集成電電路承制方的工藝過程能力認(rèn)證必須要求進(jìn)行TCV評(píng)價(jià)，GJB7400-2011附錄B中的B.2.2.3.3提出了TCV（TechnologyCharacterizationVehicle）程序要行BTI試驗(yàn)，驗(yàn)證擬認(rèn)證的工藝BTI失效機(jī)理的可靠性。因此，制定BTI試驗(yàn)國(guó)家標(biāo)準(zhǔn)非常符合國(guó)內(nèi)集成電路產(chǎn)業(yè)發(fā)展的需求。必須要求進(jìn)行TCV（TechnologyCharacterizationVehicle）的評(píng)價(jià)，GJB7400-2012021年，國(guó)標(biāo)委立項(xiàng)了20210839-T-339《半導(dǎo)體器件金屬氧化物半導(dǎo)體場(chǎng)效（MOSFETs）的偏置溫度不穩(wěn)定性試驗(yàn)》標(biāo)準(zhǔn)，其等同采用IEC62373:2006，2022年12月已提交送審稿。標(biāo)準(zhǔn)中的傳統(tǒng)BTl測(cè)量需要采用多點(diǎn)ID-VGS測(cè)量，一般需要幾秒鐘。因此，傳統(tǒng)的測(cè)量結(jié)果中包含了大量的恢復(fù)效應(yīng)。本標(biāo)準(zhǔn)中的快速BTI采用單點(diǎn)漏極電流測(cè)量，將閾值電壓的漂移的測(cè)量時(shí)間縮短到了毫秒級(jí)，大大減輕了BTI恢復(fù)效應(yīng)對(duì)測(cè)量結(jié)果的影響，是對(duì)IEC62373:2023年12月，國(guó)標(biāo)委下達(dá)編制計(jì)劃，2024年1月，成立編制組，編制組成員包括檢驗(yàn)試驗(yàn)管理人員、長(zhǎng)期從事MOSFET偏度不穩(wěn)定性試驗(yàn)的技術(shù)研究人員和試驗(yàn)成員，以及具有多年國(guó)標(biāo)編制經(jīng)驗(yàn)的標(biāo)準(zhǔn)化專家。2024年2月，針對(duì)IEC原文進(jìn)行技術(shù)背景調(diào)研、國(guó)內(nèi)外原文，修改標(biāo)準(zhǔn)草案?？啃詸z驗(yàn)方法、可靠性評(píng)價(jià)、質(zhì)量水平與國(guó)際接軌，本標(biāo)準(zhǔn)等同采用IEC62373-1:2020除編輯性修改外，本標(biāo)準(zhǔn)的結(jié)構(gòu)和內(nèi)容與IEC62373-1:2020保持一致，標(biāo)準(zhǔn)編寫符合GB/T1.1—2020《標(biāo)準(zhǔn)化工作導(dǎo)則第1部分：標(biāo)準(zhǔn)化文件的結(jié)構(gòu)和起草規(guī)則》、GB/T1.2—2020《標(biāo)準(zhǔn)化工作導(dǎo)則第2部分：以ISO/IEC標(biāo)準(zhǔn)化文件為基礎(chǔ)的標(biāo)準(zhǔn)化文件起草規(guī)則》能成比例地降低，這導(dǎo)致了柵氧間的電場(chǎng)強(qiáng)度越來(lái)越大，BTI退化越來(lái)越嚴(yán)重，直接影響到本標(biāo)準(zhǔn)的制定，將采用快速BTI的表征方法對(duì)MOSFET晶體管的BTI效應(yīng)給出定量考核依快速BTI標(biāo)準(zhǔn)是BTI標(biāo)準(zhǔn)的重要補(bǔ)充，其考慮了BTI的恢復(fù)效應(yīng)對(duì)測(cè)量結(jié)果的影響，采用單點(diǎn)漏極電流測(cè)量代替了BTI標(biāo)準(zhǔn)中的多點(diǎn)ID-VGS測(cè)量，大大減少了測(cè)量時(shí)間，顯著降低了有必要采用快速BTI標(biāo)準(zhǔn)，支撐國(guó)內(nèi)半導(dǎo)體器件的可靠性保障和提升。三、試驗(yàn)驗(yàn)證的分析、綜述報(bào)告，技術(shù)經(jīng)濟(jì)論證，預(yù)期的經(jīng)濟(jì)效益、社會(huì)度應(yīng)力、三個(gè)不同的電場(chǎng)應(yīng)力條件下進(jìn)行。經(jīng)斜坡電壓擊穿試驗(yàn)，確定pMOSFET器件的負(fù)柵偏置應(yīng)力分別是-2.2V、-2.0V、-1.8V，試驗(yàn)時(shí)的環(huán)境溫度分別為85、105和125。在負(fù)偏置圖265nmCMOS工藝NBTI），Y=-18.838+45.221X0.60.70.81/Vgs(V-1)88Y=1.2925+3040.5X0.00240.00280.0032tem(K-1)圖428nmCMOS工藝NBTI效BTI試驗(yàn)的許多研究文章發(fā)表于IEEETransactionsonElectronDevices、IEEEInternationalReliabilityPhysicsSymposium、Microelectron子學(xué)、固體電子學(xué)研究與進(jìn)展及各個(gè)高校的?？?。作為VLSI/ULSI的重要失效機(jī)理，BTI試驗(yàn)的可靠性評(píng)價(jià)仍是今后可靠性技術(shù)研究的熱已縮小到2nm，與此同時(shí)，國(guó)內(nèi)軍用集成電路的特征線寬已縮小到0.13μm，并有繼之一。要保證ULSI/VLSI集成電路在使用中的可靠性，就必須進(jìn)行BTI試驗(yàn)，對(duì)BTI可靠性進(jìn)內(nèi)具有良好的可靠性。驗(yàn)標(biāo)準(zhǔn)，以評(píng)價(jià)這些失效機(jī)理的可靠性。本標(biāo)準(zhǔn)在制定過程中，等同采用IEC62373：2006本標(biāo)準(zhǔn)具有技術(shù)適用性。目前我國(guó)軍用集成電路生產(chǎn)的質(zhì)量管理方式已從QPL向QML過渡，GJB7400-2011《合格制造廠認(rèn)證用半導(dǎo)體集成電路制造通用規(guī)范》規(guī)定，對(duì)集成電路承制方的工藝過程能力認(rèn)證必須要求進(jìn)行TCV的評(píng)價(jià)。GJB7400-2011附錄B中的B.2.2.3.3提出了TCV（TechnologyCharacterizationVehicle）程序中只有可靠性試驗(yàn)要求，沒有可靠性試驗(yàn)方法。簽于TCV程序目前還沒有相應(yīng)的國(guó)標(biāo)支撐，因此本標(biāo)準(zhǔn)，可以支撐GJB7400-2011中TCV程序的開展。MOSFET測(cè)試結(jié)構(gòu)的設(shè)計(jì)與流片費(fèi)用。BTI試驗(yàn)是利用微電子測(cè)試結(jié)構(gòu)，通過加速壽命試驗(yàn)，獲取可靠性模型參數(shù)，計(jì)算BTI壽命時(shí)間，評(píng)價(jià)BTI的可靠性。因此要進(jìn)MOSFET測(cè)試結(jié)構(gòu)的試驗(yàn)費(fèi)用。正常工作條件下，BTI失效時(shí)間非常緩慢，壽命從幾年到應(yīng)力，以加快BTI失效的發(fā)生。為了進(jìn)行BTI效應(yīng)的模型參數(shù)提取，需要在5個(gè)不同的應(yīng)力條來(lái)，因此本標(biāo)準(zhǔn)可用于集成電路設(shè)計(jì)和生產(chǎn)單位，評(píng)價(jià)集成電路芯片中BTI的可靠性，進(jìn)而評(píng)價(jià)電路的使用壽命。通過集成電路芯片中BTI壽命時(shí)間的計(jì)算，為工藝改進(jìn)或設(shè)計(jì)改進(jìn)提供可靠性數(shù)據(jù)，在應(yīng)用，社會(huì)效益也很明顯。BTI試驗(yàn)不產(chǎn)生有毒、有害氣體，對(duì)環(huán)境沒有破壞性，試驗(yàn)過程中使用的電源電壓也是本標(biāo)準(zhǔn)等同采用IEC62373-1:2020《SemiconductordevicesBias-temperaturePart1:FastBTItestforMOSFET》，除編輯性修改外，本標(biāo)準(zhǔn)的結(jié)構(gòu)和內(nèi)容與IEC五、以國(guó)際標(biāo)準(zhǔn)為基礎(chǔ)的起草情況，以及是否合規(guī)引用或者采用國(guó)際國(guó)外——半導(dǎo)體器件金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSF驗(yàn)（計(jì)劃號(hào)：20210839-T-339——半導(dǎo)體器件金屬氧化物半導(dǎo)體（MOS）晶體管的熱載流子試驗(yàn)（計(jì)劃