扎維模擬CMOS集成電路設計第三章習題_第1頁
扎維模擬CMOS集成電路設計第三章習題_第2頁
扎維模擬CMOS集成電路設計第三章習題_第3頁
扎維模擬CMOS集成電路設計第三章習題_第4頁
扎維模擬CMOS集成電路設計第三章習題_第5頁
已閱讀5頁，還剩43頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

Chapter3習題12024/6/2223.1(1)2024/6/2232024/6/224(2)二極管連接的Pmos負載,沒有體效應.2024/6/2253.2(1)2024/6/226(2)M1工作在線性區(qū)邊緣,滿足2024/6/227M2工作在線性區(qū)邊緣,滿足2024/6/2283.3(1)2024/6/229(2)M1工作在線性區(qū)邊緣，滿足2024/6/22102024/6/2211（3）M1工作在線性區(qū)2024/6/22122024/6/22133.122024/6/22142024/6/22153.142024/6/22162024/6/22173.202024/6/22182024/6/22193.21a.M2,M3構(gòu)成共源共柵結(jié)構(gòu),可以等效為一個阻抗RD.不考慮體效應2024/6/2220b.M1,M3都為二極管連接的MOS器件,將M1等效為電阻RS,M3等效為電阻RD.2024/6/2221c.M3等效電阻為M1等效電阻為2024/6/22222024/6/22233.23M1臨界飽和時,2024/6/22242024/6/22252024/6/2226c.輸出電壓擺幅：2024/6/2227d.輸出電壓擺幅：輸入電壓擺幅：X處電壓擺幅:當M1處于臨界飽和時,輸出電壓為,,滿足,即M2處于飽和狀態(tài).Vin增加,Vout減小,VX減小,M1進入線性區(qū),M2仍處于飽和區(qū),直到,即M1比M2先進入線性區(qū).2024/6/22283.24在圖所示電路中,a.假如,計算小信號增益.b.假設,計算使M1處于線性區(qū)邊緣的輸入電壓.并求出此時的小信號增益.2024/6/22292024/6/22302024/6/2231b.M1工作在線性區(qū)邊緣，滿足2024/6/22322024/6/22333.252024/6/2234下面，利用迭代法求Vout的值:2024/6/22352024/6/22362024/6/22372024/6/22382024/6/22392024/6/2240b.M1工作在線性區(qū)邊緣,滿足假設M2工作在線性區(qū),此時有2024/6/2241,故M2工作在飽和區(qū).2024/6/22422024/6/2243c.M2工作在線性區(qū)邊緣,滿

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論