計(jì)算機(jī)組成原理微課版(第3章)教案 運(yùn)算方法與運(yùn)算器_第1頁
計(jì)算機(jī)組成原理微課版(第3章)教案 運(yùn)算方法與運(yùn)算器_第2頁
計(jì)算機(jī)組成原理微課版(第3章)教案 運(yùn)算方法與運(yùn)算器_第3頁
計(jì)算機(jī)組成原理微課版(第3章)教案 運(yùn)算方法與運(yùn)算器_第4頁
計(jì)算機(jī)組成原理微課版(第3章)教案 運(yùn)算方法與運(yùn)算器_第5頁
已閱讀5頁,還剩21頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

運(yùn)算方法與運(yùn)算器參考學(xué)時(shí)7學(xué)時(shí)。教學(xué)目標(biāo)(能力要求)理解高級語言中不同運(yùn)算符的底層邏輯實(shí)現(xiàn):可將不同數(shù)據(jù)類型的運(yùn)算符轉(zhuǎn)換成對應(yīng)機(jī)器指令,并指出對應(yīng)的硬件實(shí)現(xiàn)邏輯。掌握定點(diǎn)加減法運(yùn)算與溢出檢測規(guī)則:了解補(bǔ)碼運(yùn)算在計(jì)算機(jī)中的重要性,能熟練利用補(bǔ)碼運(yùn)算規(guī)則進(jìn)行定點(diǎn)數(shù)加減法運(yùn)算,可利用三種方法進(jìn)行定點(diǎn)數(shù)溢出檢測。掌握定點(diǎn)加減法的邏輯實(shí)現(xiàn):能給出一位全加器輸出信號的邏輯表達(dá)式,了解如何通過級聯(lián)多個(gè)全加器實(shí)現(xiàn)多位串行進(jìn)位加法器,并能分析其時(shí)間延遲特性與性能缺陷;能闡述可控加減法電路的設(shè)計(jì)原理,理解其在計(jì)算機(jī)運(yùn)算器實(shí)現(xiàn)中的重要意義。理解先行進(jìn)位以及快速加法器原理:能概述先行進(jìn)位加法器的設(shè)計(jì)原理,理解硬件性能優(yōu)化的基本思路,并能利用相關(guān)原理在實(shí)驗(yàn)中構(gòu)造16位、32位、64位先行進(jìn)位電路,且能分析其時(shí)間延遲特性。掌握定點(diǎn)乘法運(yùn)算方法與邏輯實(shí)現(xiàn):能利用原碼一位乘法和補(bǔ)碼一位乘法的規(guī)則進(jìn)行正確的手工運(yùn)算,并能運(yùn)用相關(guān)原理設(shè)計(jì)對應(yīng)的實(shí)驗(yàn)電路。理解無符號陣列乘法器的構(gòu)成原理,并能簡單分析其時(shí)間延遲特性,可在實(shí)驗(yàn)框架中設(shè)計(jì)實(shí)現(xiàn)一個(gè)5位無符號陣列乘法器;了解乘法流水線提升乘法運(yùn)算吞吐率的基本原理。掌握定點(diǎn)除法運(yùn)算方法:能利用原碼恢復(fù)余數(shù)法和不恢復(fù)余數(shù)法進(jìn)行正確的手工除法運(yùn)算,能區(qū)分二者的性能差異,能給出原碼不恢復(fù)數(shù)法的基本邏輯框圖。掌握浮點(diǎn)數(shù)運(yùn)算方法:能按照對階、尾數(shù)求和、規(guī)格化、舍入、溢出判斷等步驟手工進(jìn)行浮點(diǎn)加減法運(yùn)算;了解浮點(diǎn)數(shù)乘除運(yùn)算的基本步驟。理解運(yùn)算器構(gòu)成的基本原理:能描述運(yùn)算器的基本構(gòu)成,能區(qū)分不同總線結(jié)構(gòu)對運(yùn)算器的影響,可根據(jù)相關(guān)原理構(gòu)建具有特定功能的定點(diǎn)運(yùn)算器實(shí)驗(yàn)系統(tǒng)。教學(xué)重點(diǎn)和難點(diǎn)教學(xué)重點(diǎn):補(bǔ)碼可控加減法運(yùn)算電路實(shí)現(xiàn),浮點(diǎn)加減法運(yùn)算。教學(xué)難點(diǎn):快速加法器設(shè)計(jì)、補(bǔ)碼一位乘法運(yùn)算教學(xué)主要內(nèi)容計(jì)算機(jī)中的運(yùn)算(20分鐘)C語言中的位運(yùn)算C語言中的邏輯運(yùn)算C語言中的移位運(yùn)算C語言中的算術(shù)運(yùn)算定點(diǎn)加減法運(yùn)算(100分鐘)補(bǔ)碼加/減法運(yùn)算方法(10分鐘)補(bǔ)碼運(yùn)算溢出及檢測(7分鐘)加減法的邏輯實(shí)現(xiàn)(82分鐘)一位全加器(8分鐘)多位串行加法器(7分鐘)可控加減法電路(7分鐘)標(biāo)志位(6分鐘)先行進(jìn)位加法器(55分鐘)定點(diǎn)乘法運(yùn)算(120分鐘)原碼一位乘法(45分鐘)補(bǔ)碼一位乘法(25分鐘)陣列乘法器(21分鐘)補(bǔ)碼陣列乘法器(4分鐘)乘法器性能優(yōu)化(25分鐘)定點(diǎn)除法運(yùn)算(35分鐘)原碼一位除法(27分鐘)陣列除法器(8分鐘)浮點(diǎn)運(yùn)算(45分鐘)浮點(diǎn)數(shù)的加/減運(yùn)算(38分鐘)浮點(diǎn)數(shù)的乘/除運(yùn)算(7分鐘)運(yùn)算器(45分鐘)定點(diǎn)運(yùn)算器(30分鐘)定點(diǎn)運(yùn)算器實(shí)驗(yàn)(12分鐘)浮點(diǎn)運(yùn)算器(3分鐘)教學(xué)過程與方法計(jì)算機(jī)中的運(yùn)算(20分鐘)系統(tǒng)梳理C語言中的各類運(yùn)算符,啟發(fā)學(xué)生思考運(yùn)算符后面的底層邏輯。C語言中的位運(yùn)算以C語言位運(yùn)算對應(yīng)的匯編代碼為例講解高級語言中位運(yùn)算的底層邏輯實(shí)現(xiàn)。C語言中的邏輯運(yùn)算以邏輯運(yùn)算對應(yīng)的匯編代碼為例講解邏輯運(yùn)算的底層邏輯實(shí)現(xiàn)。C語言中的移位運(yùn)算以移位運(yùn)算對應(yīng)的匯編代碼為例講解移位運(yùn)算的底層邏輯實(shí)現(xiàn)。C語言中的算術(shù)運(yùn)算

以整數(shù)、浮點(diǎn)數(shù)加減乘除算術(shù)運(yùn)算的匯編代碼為例講解算術(shù)運(yùn)算的底層邏輯實(shí)現(xiàn)。定點(diǎn)加減法運(yùn)算(100分鐘)補(bǔ)碼加/減法運(yùn)算方法(10分鐘)簡單介紹補(bǔ)碼加減法運(yùn)算基本規(guī)則,注意減法變加法是關(guān)鍵,但由于補(bǔ)碼表示范圍不對稱,一些特殊值可能存在溢出問題,補(bǔ)碼公式的證明學(xué)時(shí)不夠可以不講。補(bǔ)碼運(yùn)算溢出及檢測(7分鐘)以單符號運(yùn)算的四種情況分別介紹計(jì)算機(jī)進(jìn)行溢出檢測的2種方法以及底層邏輯實(shí)現(xiàn)。雙符號溢出檢測方法,可以反問學(xué)生計(jì)算機(jī)中是單符號還是雙符號,為什么?進(jìn)一步啟發(fā)學(xué)生如何在程序中判斷溢出?加減法的邏輯實(shí)現(xiàn)(82分鐘)一位全加器(8分鐘)以多位加法依賴于一位加法引出一位全加器的功能需求。利用組合邏輯的設(shè)計(jì)方法逐步設(shè)計(jì)出一位全加器,并進(jìn)一步給出電路,簡單分析時(shí)間延遲。多位串行加法器(7分鐘)利用一位全加器串聯(lián)構(gòu)成多位加法器,并實(shí)現(xiàn)有符號溢出檢測。以四個(gè)8位無符號數(shù)的運(yùn)算為例分析無符號加減法運(yùn)算溢出檢測方法??煽丶訙p法電路(7分鐘)利用補(bǔ)碼減法變加法的規(guī)則將多位串行加法器改造為可控加減法單元。注意啟發(fā)學(xué)生思考Sub信號產(chǎn)生的依據(jù)是什么?標(biāo)志位(6分鐘)以溢出檢測位引出計(jì)算機(jī)中的標(biāo)志寄存器,分析X86計(jì)算機(jī)中的常見標(biāo)志位功能。先行進(jìn)位加法器(55分鐘)詳細(xì)分析串行加法器時(shí)間延遲,讓學(xué)生注意數(shù)字邏輯電路特有的片內(nèi)并行性。根據(jù)時(shí)間延遲分析公式,時(shí)延與位數(shù)n成線性關(guān)系,如何進(jìn)一步優(yōu)化性能?利用進(jìn)位邏輯表達(dá)式推導(dǎo)引入進(jìn)位生成函數(shù)和傳遞函數(shù),可以提前用電路生成各位全加器所需的進(jìn)位信號,利用水管閥門圖形象的說明進(jìn)位鏈與生成函數(shù)傳遞函數(shù)的關(guān)系。利用與門、異或門陣列構(gòu)建生成函數(shù)、傳遞函數(shù)電路。利用邏輯門電路實(shí)現(xiàn)先行進(jìn)位電路,注意不同進(jìn)位信號邏輯門輸入引腳數(shù)目的變化。利用前面構(gòu)建的兩個(gè)電路進(jìn)一步實(shí)現(xiàn)四位快速加法器,并進(jìn)一步引導(dǎo)學(xué)生分析其時(shí)間延遲。嘗試?yán)盟奈豢焖偌臃ㄆ鳂?gòu)建16位快速加法器,引出成組進(jìn)位產(chǎn)生函數(shù)和成組進(jìn)位傳遞函數(shù)。分析四位一組的進(jìn)位邏輯表達(dá)式和一位一組的進(jìn)位邏輯表達(dá)式之間的關(guān)系,引出成組先行進(jìn)位思想。利用水管閥門圖說明進(jìn)位鏈與成組生成函數(shù)、成組傳遞函數(shù)的關(guān)系。依據(jù)成組進(jìn)位的思想構(gòu)建可級聯(lián)的兩級先行進(jìn)位電路。嘗試?yán)盟奈豢焖偌臃ㄆ?、可級?lián)的兩級先行進(jìn)位電路構(gòu)建16位組內(nèi)、組間先行進(jìn)位電路,并進(jìn)一步引導(dǎo)學(xué)生分析該電路的關(guān)鍵路徑與時(shí)間延遲,比較串行加法器和并行加法器的性能差異。定點(diǎn)乘法運(yùn)算(120分鐘)原碼一位乘法(45分鐘)以簡單的橫向陣列乘法器引出原碼一位乘法,嘗試用數(shù)學(xué)表達(dá)進(jìn)一步分析。分析原碼一位乘法的運(yùn)算流程,注意運(yùn)算次數(shù),符號計(jì)算等關(guān)鍵點(diǎn)。用一個(gè)具體例子演示原碼一位乘法運(yùn)算完整過程,提醒學(xué)生注意運(yùn)算中間的溢出不會(huì)影響結(jié)果的正確性。嘗試?yán)糜布壿媽?shí)現(xiàn)原碼一位乘法,注意分析軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)的差異。用動(dòng)畫方式逐步展示原碼一位乘法硬件邏輯電路,此處可以布置相應(yīng)的實(shí)驗(yàn)任務(wù)要求學(xué)生在Logisim中實(shí)現(xiàn)相應(yīng)電路,注意Logisim中沒有原碼,實(shí)驗(yàn)只能實(shí)現(xiàn)無符號數(shù)一位乘法,該實(shí)驗(yàn)有助于學(xué)生提前理解數(shù)據(jù)通路,系統(tǒng)停機(jī)邏輯設(shè)計(jì)等。補(bǔ)碼一位乘法(25分鐘)推導(dǎo)補(bǔ)碼一位乘法運(yùn)算公式,并進(jìn)一步與原碼一位乘法比較,得出以下一位乘法運(yùn)算流程圖。分析補(bǔ)碼一位乘法運(yùn)算流程,注意運(yùn)算次數(shù)和右移次數(shù)與原碼一位乘法的差異。以動(dòng)畫方式展示補(bǔ)碼一位乘法硬件邏輯實(shí)現(xiàn),根據(jù)需要是否布置實(shí)驗(yàn)任務(wù)。從硬邏輯實(shí)現(xiàn)的角度再次舉例說明運(yùn)算詳細(xì)過程。陣列乘法器(21分鐘)從手工乘法運(yùn)算引出陣列乘法器。首先給出最直接的橫向進(jìn)位陣列乘法器,進(jìn)一步分析電路成本以及運(yùn)算關(guān)鍵路徑和邏輯時(shí)延。再進(jìn)一步啟發(fā)得到斜向進(jìn)位陣列乘法器,進(jìn)一步分析電路成本以及運(yùn)算關(guān)鍵路徑和邏輯時(shí)延。補(bǔ)碼陣列乘法器(4分鐘)利用無符號陣列乘法器實(shí)現(xiàn)補(bǔ)碼陣列乘法器。乘法器性能優(yōu)化(25分鐘)進(jìn)一步啟發(fā)學(xué)生思考如何優(yōu)化乘法運(yùn)算,簡單介紹乘法流水線一起其他現(xiàn)行主流方法。分析計(jì)算機(jī)中的整數(shù)乘法運(yùn)算的底層邏輯實(shí)現(xiàn),強(qiáng)調(diào)溢出判斷的重要性。分析變量與常數(shù)之間乘法運(yùn)算的編譯器優(yōu)化機(jī)制。定點(diǎn)除法運(yùn)算(35分鐘)原碼一位除法(27分鐘)以手工除法引出原碼一位除法的運(yùn)算思路。詳細(xì)分析恢復(fù)余數(shù)除法流程。舉例說明恢復(fù)余數(shù)除法的運(yùn)算過程以及注意事項(xiàng),進(jìn)一步分析該方法存在的問題。推導(dǎo)不恢復(fù)余數(shù)除法計(jì)算方法,余數(shù)不論正負(fù)直接左移,根據(jù)上商位決定下次運(yùn)算做加法還是減法。舉例說明不恢復(fù)余數(shù)除法計(jì)算流程,注意最后由于是無符號運(yùn)算,所以最后一次一次余數(shù)如果是負(fù)數(shù)還是需要恢復(fù)余數(shù)。動(dòng)畫展示不恢復(fù)余數(shù)除法的硬件邏輯實(shí)現(xiàn),注意上商位通過加法器進(jìn)位信號得到。從硬邏輯實(shí)現(xiàn)的角度再次舉例說明不恢復(fù)余數(shù)除法運(yùn)算詳細(xì)過程。陣列除法器(8分鐘)動(dòng)畫展示不恢復(fù)余數(shù)除法陣列的硬件邏輯實(shí)現(xiàn),并進(jìn)一步分析改電路的時(shí)間延遲。浮點(diǎn)運(yùn)算(45分鐘)浮點(diǎn)數(shù)的加/減運(yùn)算(38分鐘)分析浮點(diǎn)數(shù)運(yùn)算過程中存在的一系列問題,規(guī)格化,溢出判斷,舍入處理等。并進(jìn)一步給出浮點(diǎn)數(shù)加減法運(yùn)算的五個(gè)基本步驟。結(jié)合實(shí)例演示浮點(diǎn)數(shù)加減法運(yùn)算的全過程,注意講解附加位的作用。給出一個(gè)浮點(diǎn)數(shù)運(yùn)算溢出的例子,幫助學(xué)生理解浮點(diǎn)數(shù)溢出判斷。給出一個(gè)IEEE754浮點(diǎn)數(shù)運(yùn)算溢出的例子,進(jìn)一步幫助學(xué)生理解浮點(diǎn)數(shù)溢出判斷。從C語言程序角度講解IEEE754浮點(diǎn)數(shù)運(yùn)算溢出的例子,幫助學(xué)生建立軟件和硬件之間的連接。浮點(diǎn)數(shù)的乘/除運(yùn)算(7分鐘)簡單介紹浮點(diǎn)乘法運(yùn)算和除法運(yùn)算的基本步驟,運(yùn)算本質(zhì)還是利用定點(diǎn)運(yùn)算解決浮點(diǎn)運(yùn)算的問題。運(yùn)算器(45分鐘)定點(diǎn)運(yùn)算器(30分鐘)介紹運(yùn)算器的基本功能,并引導(dǎo)學(xué)生思考如何利用

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論