集成電路設(shè)計(jì)（第4版） 課件 4.3 MOS工藝

1第四章 集成電路器件工藝4.1 雙極型集成電路的基本制造工藝4.2 MESFET和HEMT工藝4.3MOS工藝和相關(guān)的VLSI工藝4.4BiCMOS工藝2圖4.9MOS工藝的分類

3認(rèn)識(shí)MOSFET線寬(Linewidth),特征尺寸(FeatureSize)指什么？4MOS工藝的特征尺寸

(FeatureSize)特征尺寸:最小線寬

最小柵長

圖4.1054.3.1PMOS工藝

早期的鋁柵工藝1970年前，標(biāo)準(zhǔn)的MOS工藝是鋁柵P溝道。圖4.11

速度低，集成度低，只能制作寄存器等中規(guī)模集成電路。6Al柵MOS工藝缺點(diǎn)制造源、漏極與制造柵極采用兩次掩膜步驟不容易對(duì)齊。這好比彩色印刷中，各種顏色套印一樣，不容易對(duì)齊。若對(duì)不齊，彩色圖象就很難看。在MOS工藝中，不對(duì)齊的問題，不是圖案難看的問題，也不僅僅是所構(gòu)造的晶體管尺寸有誤差、參數(shù)有誤差的問題，而是可能引起溝道中斷，無法形成溝道，無法做好晶體管的問題。7Al柵MOS工藝的柵極位錯(cuò)問題圖4.128鋁柵重疊設(shè)計(jì)柵極做得長，同S、D重疊一部分圖4.13缺點(diǎn)：CGS、CGD都增大了。加長了柵極，增大了管子尺寸，集成度降低。9克服Al柵MOS工藝缺點(diǎn)的根本方法將兩次MASK步驟合為一次。讓D，S和G三個(gè)區(qū)域一次成形。這種方法被稱為自對(duì)準(zhǔn)技術(shù)。10自對(duì)準(zhǔn)技術(shù)與標(biāo)準(zhǔn)硅工藝1970年，出現(xiàn)了硅柵工藝(采用了自對(duì)準(zhǔn)技術(shù)）。多晶硅Polysilicon，原是絕緣體，經(jīng)過重?cái)U(kuò)散，增加了載流子，可以變?yōu)閷?dǎo)體，用作電極和電極引線。11標(biāo)準(zhǔn)硅柵PMOS工藝圖4.14在硅柵工藝中，S、D、G是一次掩膜步驟形成的。先利用光阻膠保護(hù)，刻出柵極，再以多晶硅為掩膜，刻出S，D區(qū)域。那時(shí)的多晶硅還是絕緣體，或非良導(dǎo)體。經(jīng)過擴(kuò)散，雜質(zhì)不僅進(jìn)入硅中，形成了S和D，還進(jìn)入多晶硅，使它成為導(dǎo)電的柵極和柵極引線。12硅柵工藝的優(yōu)點(diǎn)l 自對(duì)準(zhǔn)的，它無需重疊設(shè)計(jì)，減小了電容，提高了速度。l 無需重疊設(shè)計(jì)，減小了柵極尺寸，漏、源極尺寸也可以減小，即減小了晶體管尺寸，提高了速度，增加了集成度和電路的可靠性。13FET（FieldEffectTransisitor）按襯底材料區(qū)分有Si,GaAs,InP按場形成結(jié)構(gòu)區(qū)分有 J/MOS/MES按載流子類型區(qū)分有 P/N按溝道形成方式區(qū)分有 E/D4.3.2 NMOS工藝14E-NMOS的結(jié)構(gòu)示意圖

圖4.16E-NMOS的結(jié)構(gòu)示意圖15D-NMOS的結(jié)構(gòu)示意圖

圖4.16D-NMOS的結(jié)構(gòu)示意圖16E-PMOS的結(jié)構(gòu)示意圖

圖4.16E-PMOS的結(jié)構(gòu)示意圖17工作原理：在柵極電壓作用下，漏區(qū)和源區(qū)之間形成導(dǎo)電溝道。這樣，在漏極電壓作用下，源區(qū)電子沿導(dǎo)電溝道行進(jìn)到漏區(qū)，產(chǎn)生自漏極流向源極的電流。改變柵極電壓，控制導(dǎo)電溝道的導(dǎo)電能力，使漏極電流發(fā)生變化。E-NMOS工作原理圖18E-NMOS

工作原理圖Vgs>Vt，Vds=0VVgs>Vt，Vds<Vgs-VtVgs>Vt，Vds>Vgs-Vt圖4.17不同電壓情況下E-NMOS的溝道變化19NMOS

工藝流程圖4.18NMOS工藝的基本流程

20圖4.19NMOS反相器電路圖和芯片剖面示意圖SDDS214.3.3CMOS工藝進(jìn)入80年代以來，CMOSIC以其近乎零的靜態(tài)功耗顯示出優(yōu)于NMOS的特點(diǎn)，而更適于制造VLSI電路。加上工藝技術(shù)的發(fā)展，使得CMOS技術(shù)成為當(dāng)前VLSI電路中應(yīng)用最廣泛的技術(shù)。CMOS工藝的標(biāo)記特性阱/金屬層數(shù)/特征尺寸221

Poly-,P阱CMOS工藝流程23圖4.20P阱CMOS剖面示意圖24圖4.21N阱CMOS剖面示意圖25圖4.22雙阱CMOS工藝

（1）

（2）

（3）

（4）

P阱注入N阱注入襯底準(zhǔn)備光刻P阱去光刻膠,生長SiO226

（5）

（6）

（7）

（8）

生長Si3N4有源區(qū)場區(qū)注入形成厚氧多晶硅淀積27

（9）

（10）

（11）