微機(jī)計(jì)算機(jī)原理

2024/9/21微機(jī)計(jì)算機(jī)原理第一節(jié)微機(jī)慨況1.

芯片時(shí)間時(shí)鐘DBR(位)AB尋址空間K個(gè)數(shù)(每片)技術(shù)備注808678年4.771616201MB2900個(gè)引入實(shí)模式808879年4.77816201MB2900個(gè)第一用于2BMP8028681年616162416MB13萬個(gè)引入保護(hù)模式80386DX85年12.53232324096MB25萬個(gè)多任務(wù)8086模式80386SX88年1616322416MB25萬個(gè)8048689年203232324096125萬個(gè)內(nèi)含協(xié)處理器和8KB緩存奔騰93年603232324096310萬個(gè)分支預(yù)測16K緩存流水線和超標(biāo)量結(jié)構(gòu)高能95年1503232324096550萬個(gè)指令優(yōu)化調(diào)度執(zhí)行奔騰

P797年30064643240961400萬個(gè)超流指令體系結(jié)2024/9/22微機(jī)計(jì)算機(jī)原理2.Intel公司微處理機(jī)系列的發(fā)展性能功能197219741976197819801982198519891993

19954004800880808085808680286803868048680586808880186804880228049805180968098Intel公司微處理器單片機(jī)奔騰2024/9/23微機(jī)計(jì)算機(jī)原理第二節(jié)微型計(jì)算機(jī)基本結(jié)構(gòu)1.框圖I/O設(shè)備I/O

接口存儲(chǔ)器ALU控制器取指讀程序數(shù)據(jù)結(jié)果程序數(shù)據(jù)結(jié)果取存I/O命令操作命令寫存2024/9/24微機(jī)計(jì)算機(jī)原理2.DATA在CPU中的流動(dòng)。二.微型計(jì)算機(jī)的體系結(jié)構(gòu)CPU定時(shí)電路接口接口ROMRAMI/O接口輸出設(shè)備輸入設(shè)備DMA并行接口串行接口定時(shí)/計(jì)數(shù)中斷控制器地址總線數(shù)據(jù)總線控制總線2024/9/25微機(jī)計(jì)算機(jī)原理說明:一.總線

1.內(nèi)總線:單機(jī)內(nèi)各部件之間通信總線.2.外總線:多機(jī)之間.微機(jī)與受控對象和其他設(shè)備進(jìn)行通行總線.二.采用技術(shù)

1.堆棧技術(shù)堆棧–

存在于主存貯器中的一內(nèi)存區(qū)域:子底向下,子頂向下.

工作原則–

后進(jìn)先出頂點(diǎn)-SP的內(nèi)容,最后進(jìn)棧信息所在存貯單元16/32位.

作用:皙存信息-斷點(diǎn),現(xiàn)場信息.

2024/9/26微機(jī)計(jì)算機(jī)原理2.中斷技術(shù)使CPU處于主動(dòng)狀態(tài)下與外部交換信息.3.DMA技術(shù)使I/O設(shè)備與M直接交換信息,而無須CPU干預(yù).4.多寄存器結(jié)構(gòu)使執(zhí)行指令時(shí)間縮短,提高運(yùn)行速度,CPU內(nèi)部M(通用RFRIPSP系統(tǒng)地址R調(diào)試R測試RCR)5.流水線技術(shù)多個(gè)部件并行操作.地址流水線操作.2024/9/27微機(jī)計(jì)算機(jī)原理微型計(jì)算機(jī)工作流程。1.取指令2.取源操作數(shù)3.取目的操作數(shù)4.執(zhí)行指令取指令PC+1譯碼送地址

AR取出地址送操作數(shù)執(zhí)行操作取下一條指令PC+1開始取指令階段執(zhí)行指令階段一個(gè)CPU周期一個(gè)CPU周期一個(gè)CPU周期一個(gè)CPU周期2024/9/28微機(jī)計(jì)算機(jī)原理1.取指令階段

第一條指令的取指令階段于圖.程序以裝入內(nèi)存中,因在此階段內(nèi),CPU的動(dòng)作如下:(1).程序計(jì)數(shù)器PC的內(nèi)容(8進(jìn)制)被裝入地址寄存器AR.(2).程序計(jì)數(shù)器PC的內(nèi)容加1,變成22,為取下一條指令做好準(zhǔn)備.(3).地址寄存器的內(nèi)容被放到地址總線上.(4).所選寄存器單元21的內(nèi)容經(jīng)過數(shù)據(jù)總線,傳送到數(shù)據(jù)緩沖寄存器DR.(5).緩沖寄存器內(nèi)容傳送到指令寄存器IR.(6).指令寄存器中的操作碼被譯碼或測試.(7).CPU識(shí)別指令A(yù)DD,至此,取指令階段即告結(jié)束.

2024/9/29操作控制器時(shí)序產(chǎn)生器指令譯碼器000022000021

ALU執(zhí)行指令控制時(shí)鐘狀態(tài)反饋ADD30ADDA30

地址內(nèi)容存儲(chǔ)器21ADDA30緩沖寄存器DR000000

指令寄存器IR程序計(jì)數(shù)器

PC地址寄存器AR(1)(2)+1累加器A（3）（4）地址總線ABUS數(shù)據(jù)總線DBUS（5）30000006圖片12024/9/210微機(jī)計(jì)算機(jī)原理2.取源操作數(shù)

第二個(gè)CPU周期主要完成送取源作數(shù).(6).將指令寄存器IR中地址碼部分(30)送入地址寄存器.(7).地址寄存器的內(nèi)容被放到地址總線上.(8).存儲(chǔ)器地址30中內(nèi)容經(jīng)數(shù)據(jù)線上送到緩沖寄存器DR中.(9).將緩沖寄存器DR內(nèi)容送到ALU中.2024/9/211操作控制器時(shí)序產(chǎn)生器指令譯碼器000022000030

ALU時(shí)鐘狀態(tài)反饋ADDA30006

地址內(nèi)容存儲(chǔ)器21ADD30緩沖寄存器DR000000

指令寄存器IR程序計(jì)數(shù)器

PC地址寄存器AR累加器A數(shù)據(jù)總線DBUS圖片2(6)(7)(8)(9)300000062024/9/212微機(jī)計(jì)算機(jī)原理3.取目的操作數(shù)第三個(gè)CPU周期主要完成送取目的操作數(shù).(10).將指令寄存器IR中地址碼部分(A)送入緩沖寄存器DR中.(11).緩沖寄存器DR內(nèi)容（地址）指向累加器A.

2024/9/213操作控制器時(shí)序產(chǎn)生器指令譯碼器000022000030

ALU時(shí)鐘狀態(tài)反饋ADDA30A地址

地址內(nèi)容存儲(chǔ)器21ADD30緩沖寄存器DR000000

指令寄存器IR程序計(jì)數(shù)器

PC地址寄存器AR累加器A圖片32024/9/214微機(jī)計(jì)算機(jī)原理4.執(zhí)行指令第四個(gè)CPU周期加操作:微程序控制器發(fā)出讀操作命令將累加器A內(nèi)容與ALU另一端操作數(shù)(6)經(jīng)ALU相加.產(chǎn)生0+6=6.這個(gè)結(jié)果放回累加器,替換了累加器中原先的數(shù).程序計(jì)數(shù)器PC值加1.2024/9/215操作控制器時(shí)序產(chǎn)生器指令譯碼器000023000030

ALU時(shí)鐘狀態(tài)反饋ADDA3030

地址內(nèi)容存儲(chǔ)器21ADD30緩沖寄存器DR000000

指令寄存器IR程序計(jì)數(shù)器

PC地址寄存器AR累加器A圖片4(12)(13)(14)+1300000062024/9/216微機(jī)計(jì)算機(jī)原理⒈

CPU：CPU集成了運(yùn)算器、控制器和寄存器組。

PC系列機(jī)CPU主要型號有

8086/8088/80286、80386/80486,奔騰/奔Ⅱ/奔Ⅲ/奔4，分別為16位機(jī)、32位機(jī)、

64位機(jī)。每一主型號CPU還有若干種分類號，如：PⅢ/750M、P4/1.2G，750M和1.2G表示CPU主頻速率,其單位1G=1000M、1M=1000HZ。

⒉

總線：總線是連接CPU與存儲(chǔ)器、I/O接口的公共導(dǎo)線，是各部件信息傳輸?shù)墓餐ǖ?。微機(jī)系統(tǒng)有地址總線、數(shù)據(jù)總線和控制總線。2024/9/217微機(jī)計(jì)算機(jī)原理②

數(shù)據(jù)總線傳輸數(shù)據(jù)，用來與存儲(chǔ)器單元和I/O接口交換數(shù)據(jù)。

8088CPU內(nèi)部數(shù)據(jù)線是16位，外部數(shù)據(jù)線是8位，稱為準(zhǔn)16位機(jī)。

8086/80286CPU內(nèi)/外數(shù)據(jù)線都是16位。

80386/80486CPU數(shù)據(jù)線是32位。

奔騰CPU數(shù)據(jù)線是64位。

③

控制總線對于不同的CPU來講，其條數(shù)是不一樣的。控制線向系統(tǒng)各部件發(fā)出(或接收)控制信號。2024/9/2188086微處理器

8086微處理器按功能可分為執(zhí)行部件和總線接口部件。執(zhí)行部件負(fù)責(zé)指令執(zhí)行，它由寄存器、算邏部件、標(biāo)志寄存器組成?？偩€接口部件執(zhí)行所有的總線操作，如20位地址形成、與主存儲(chǔ)器或I/O設(shè)備交換數(shù)據(jù)。2024/9/219微機(jī)計(jì)算機(jī)原理①

地址總線傳輸?shù)刂沸畔?，用來尋址存?chǔ)器單元和I/O接口。地址總線”寬度”決定系統(tǒng)內(nèi)存的最大容量。8086/8088有20根地址線，可尋址1M內(nèi)存。80286有24根24根地址線，可尋址16M內(nèi)存。80486/奔騰有32根地址線，可尋址4G內(nèi)存。存儲(chǔ)容量單位

1TB=1024GB1GB=1024MB1MB=1024KB1KB=1024字節(jié)

1字節(jié)=二進(jìn)制8位2024/9/220微機(jī)計(jì)算機(jī)原理2024/9/221微機(jī)計(jì)算機(jī)原理三

80486微處理器簡介浮點(diǎn)運(yùn)算及寄存器定點(diǎn)運(yùn)算及寄存器存儲(chǔ)器段頁管理指令譯碼與控制指令隊(duì)列高速緩存管理8KCACHE系統(tǒng)總線管理2024/9/222微機(jī)計(jì)算機(jī)原理⒈

基本部件運(yùn)算部分：進(jìn)行定點(diǎn)運(yùn)算時(shí)需要算術(shù)邏輯運(yùn)算單元、移位器和寄存器組；進(jìn)行浮點(diǎn)運(yùn)算時(shí)需要浮點(diǎn)運(yùn)算單元和浮點(diǎn)寄存器組。高速緩存：用來存放最近運(yùn)行程序所需要的指令代碼和數(shù)據(jù)。減少訪問內(nèi)存次數(shù)從而提高CPU運(yùn)行速度。存儲(chǔ)器段頁管理：為實(shí)現(xiàn)虛以存儲(chǔ)器而設(shè)置。指令譯碼與控制：根據(jù)指令的信息產(chǎn)生微指令對CPU內(nèi)部進(jìn)行控制。80486外部地址線有32根，主存空間為4GB。數(shù)據(jù)線有32根，同時(shí)可訪問4個(gè)字節(jié)的內(nèi)存數(shù)據(jù)。2024/9/223微機(jī)計(jì)算機(jī)原理⒉

基本結(jié)構(gòu)寄存器8個(gè)32位的通用寄存器，6個(gè)16位的段寄存器，1個(gè)32位的指令指針，1個(gè)32位的標(biāo)志寄存器⒈

80486的工作模式

80486有兩種工作模式，一種是實(shí)地址模式，一種是保護(hù)虛擬模式。80486實(shí)地址模式與它的前輩16位的8086完全兼容，在8086和80286編寫的程序不需作任何修改，就可以在80486的實(shí)地址模式下運(yùn)行。保護(hù)虛擬模式為多用戶操作系統(tǒng)的設(shè)計(jì)提供必要條件，在保護(hù)虛擬模式下，80486可為每一個(gè)任務(wù)提供4GB的物理空間，并允許程序在64TB的虛擬空間內(nèi)運(yùn)行。

80486虛地址、線性地址和物理地址的關(guān)系圖：2024/9/224段描述符GDT段描述符LDT基地址邊界描述符高速緩沖器描述符索引號段選擇器TITI=0TI=1M基地址邊界153210段選擇器和描述符緩沖器作用2024/9/225

分頁物理地址150310段選地址偏移地址310線性地址31000000000HFFFFFFFFH000000000FFF屬性段基地址段邊界段邊界80X86在虛擬模式下的地址變換實(shí)存空間2024/9/