第五章半導(dǎo)體存儲(chǔ)器及接口技術(shù)

第五章半導(dǎo)體存儲(chǔ)器及接口技術(shù)5、3、1存儲(chǔ)芯片得選擇1存儲(chǔ)芯片類型得選擇2存儲(chǔ)芯片數(shù)量得確定1存儲(chǔ)芯片類型得選擇根據(jù)所下達(dá)得任務(wù)要求及市場(chǎng)常見(jiàn)得存儲(chǔ)芯片情況,要構(gòu)成一個(gè)滿足特定存儲(chǔ)要求得存儲(chǔ)系統(tǒng),應(yīng)根據(jù)實(shí)際需要、用途、CPU讀寫(xiě)速度、性價(jià)比等選擇合適得存儲(chǔ)器芯片。一般要考慮存儲(chǔ)芯片得型號(hào)、容量、功耗、供電電壓、讀寫(xiě)速度、價(jià)格等因素;一般情況下,一個(gè)系統(tǒng)ROM、RAM均有;對(duì)于固定得程序、數(shù)據(jù)表格應(yīng)選ROM芯片;需要暫存數(shù)據(jù),且具有讀寫(xiě)功能應(yīng)選RAM芯片:要求容量較小,速度較高得場(chǎng)合,應(yīng)選SRAM;要求容量較大,應(yīng)選DRAM,以減少系統(tǒng)體積,降低成本。2存儲(chǔ)芯片數(shù)量得確定(1)位擴(kuò)充----8088:湊成標(biāo)準(zhǔn)得8位數(shù)據(jù)位8086:湊成標(biāo)準(zhǔn)得16位數(shù)據(jù)位非標(biāo)準(zhǔn)存儲(chǔ)芯片:2114(1K×4)→8K×8標(biāo)準(zhǔn)存儲(chǔ)芯片:2716(2K×8)→8K×8

實(shí)現(xiàn)方法:用位數(shù)不同得存儲(chǔ)器芯片構(gòu)成8位/16位得存儲(chǔ)系統(tǒng),采用位并聯(lián)方法,即用若干個(gè)位數(shù)較少得芯片并連在一起構(gòu)成存儲(chǔ)系統(tǒng)。（1）位擴(kuò)充（2）字?jǐn)U充與存儲(chǔ)芯片以及8088/8086得數(shù)據(jù)線DB得位數(shù)有關(guān)位擴(kuò)充:2片位擴(kuò)充:1片8088：8位8086：16位CPU標(biāo)準(zhǔn)：8位非標(biāo)準(zhǔn)：不定存儲(chǔ)芯片存儲(chǔ)系統(tǒng)得位擴(kuò)充實(shí)例1K×1→1K×8位擴(kuò)充:各個(gè)芯片得數(shù)據(jù)位與CPU得數(shù)據(jù)總線依次連接。CPUDIDIDIDIDIDIDIDID0DID2D3D4D5D6D78片存儲(chǔ)系統(tǒng)得位擴(kuò)充與CPU連接示意圖(2)字?jǐn)U充----擴(kuò)充存儲(chǔ)系統(tǒng)得容量。實(shí)現(xiàn)方法:由容量較小得存儲(chǔ)芯片構(gòu)成容量較大得存儲(chǔ)系統(tǒng),采用地址串聯(lián)法。與存儲(chǔ)芯片以及8088/8086得地址線AB得位數(shù)有關(guān)CPU:20位存儲(chǔ)芯片:不定。與芯片AB得位數(shù)有關(guān)。A0~A10

存儲(chǔ)器得地址分配6116(2K×8)構(gòu)成(8K×8)得存儲(chǔ)系統(tǒng)6116:AB--11位CPU:AB--20位1步:各個(gè)6116得A0~A10依次并聯(lián)再與CPU得A0~A10依次連接。各芯片地址空間重疊。(000H-7FFH)2步:CPU剩余地址線得處理經(jīng)地址譯碼電路進(jìn)行地址重新分配。各芯片地址空間不重疊。

(1片:0000H-07FFH)(2片:0800H-0FFFH)(3片:1000H-17FFH)(4片:1800H-1FFFH)4片9大家應(yīng)該也有點(diǎn)累了，稍作休息大家有疑問(wèn)的，可以詢問(wèn)和交流存儲(chǔ)芯片數(shù)量得確定小結(jié)在構(gòu)成一個(gè)實(shí)際得存儲(chǔ)器時(shí),往往需要同時(shí)進(jìn)行位擴(kuò)展和字?jǐn)U展才能滿足存儲(chǔ)容量得需求。要構(gòu)成一個(gè)容量為M

N位得存儲(chǔ)器,若使用p

k位得芯片(p<M,k<N),則構(gòu)成這個(gè)存儲(chǔ)器需要得芯片數(shù)量計(jì)算公式為:需要的存儲(chǔ)器芯片數(shù)量=字?jǐn)U充位擴(kuò)充5、3、2存儲(chǔ)器得地址分配5、3、3存儲(chǔ)器得地址譯碼1地址譯碼實(shí)現(xiàn)電路2地址譯碼實(shí)現(xiàn)方案1地址譯碼實(shí)現(xiàn)電路(1)采用邏輯電路實(shí)現(xiàn)譯碼利用電子技術(shù)得知識(shí):組合邏輯電路實(shí)現(xiàn)譯碼。(2)采用譯碼器實(shí)現(xiàn)譯碼74LS138、74LS139、74LS156等。例:用6116(2K×8)構(gòu)成(8K×8)得存儲(chǔ)系統(tǒng),且存儲(chǔ)

系統(tǒng)地址范圍為00800H~027FFH、需要的存儲(chǔ)器芯片數(shù)量==8*8/2*8=4片1K=210:A0~A9,000H~3FFH2K=211:A0~A10,000H~7FFHA10--------------------A0A13-A11A19----A14片選地址與譯碼有關(guān)片內(nèi)地址與6116的AB有關(guān)地址分配:確定每個(gè)存儲(chǔ)芯片所占得地址范圍。A10------------------A0A13-A11A19----A14片選地址與譯碼有關(guān)片內(nèi)地址與DB相連A11A12A136116(2K×8)構(gòu)成(8K×8)存儲(chǔ)系統(tǒng)之

譯碼電路硬件設(shè)計(jì)/CS1/CS2/CS3/CS42地址譯碼實(shí)現(xiàn)方案(1)全地址譯碼方式(2)部分地址譯碼方式(3)線性地址譯碼方式三種譯碼方式各有優(yōu)缺點(diǎn),應(yīng)用中視實(shí)際情況選擇具體得譯碼方式。(1)全地址譯碼方式定義:構(gòu)成存儲(chǔ)器時(shí)要使用全部地址線。CPU所有得高位地址線用來(lái)作為譯碼器得輸入,CPU所有得低位地址線用來(lái)作為存儲(chǔ)芯片得地址輸入線。Eg:CPU得A0~A10與各個(gè)6116得A0~A10依次連接。CPU得A11~A19作74LS138得輸入。特點(diǎn):電路較復(fù)雜;存儲(chǔ)器芯片上每一個(gè)單元在整個(gè)內(nèi)存空間中具有唯一得一個(gè)地址。地址空間連續(xù)不重疊。6116（2K×8）構(gòu)成（8K×8）存儲(chǔ)系統(tǒng)/CS1/CS2/CS3/CS4A0-A108088與6264得全地址譯碼方式硬件連接0------01------1A19A18A17A16A15A14A13A12…、…、-A06264:8K=213A0-A1201111010111101:7A000H:7BFFFH地址空間范圍:7A000H—7BFFFH(2)部分地址譯碼方式定義:將CPU地址總線得一部分而不就是全部與存儲(chǔ)器連接。通常用剩余高位地址信號(hào)得一部分作為存儲(chǔ)芯片片選譯碼信號(hào)。特點(diǎn):存儲(chǔ)單元得地址不唯一;8088與6264得部分地址譯碼方式硬件連接A19A18A17A16A15A14A13A12------A00------01------111111111111111:FE000H:FFFFFH0------01------111111001111100:F8000H:F9FFFH(3)線性地址譯碼方式定義:直接用高位地址線作為存儲(chǔ)芯片得片選信號(hào)。特點(diǎn):硬件簡(jiǎn)單;存儲(chǔ)單元得地址不唯一;地址空間可能不連續(xù)。8088與6264得線性地址譯碼方式

硬件連接A19A18A17A16A15A14A13A12------A00------01------101111110111111:7E000H:7FFFFH5、3、4存儲(chǔ)器與CPU得信號(hào)連接1地址線得連接(1)片內(nèi)地址----選擇該存儲(chǔ)芯片中相應(yīng)得存儲(chǔ)單元。硬件連接:直接連接到該存儲(chǔ)芯片得地址線上。(2)片選地址----選擇該存儲(chǔ)單元所在得存儲(chǔ)芯片。硬件連接:經(jīng)地址譯碼電路后接到該存儲(chǔ)芯片得片選信號(hào)線上。

2數(shù)據(jù)線得連接(1)存儲(chǔ)芯片得數(shù)據(jù)線就是雙向三態(tài)時(shí),直接與CPU數(shù)據(jù)線相連。(2)存儲(chǔ)芯片數(shù)據(jù)輸入線與數(shù)據(jù)輸出線分開(kāi)時(shí),須經(jīng)三態(tài)門與CPU得數(shù)據(jù)線相連。讀:IO/M=0RD=0,三態(tài)門打開(kāi)Di←Dout寫(xiě):Di→Din3控制線得連接8088主要有/RD,/WR,IO/(/M)等。程序存儲(chǔ)器只有/OE與/CS、硬件連接:/MEMR(/RD)與/OE相連;經(jīng)譯碼電路輸出接存儲(chǔ)芯片得/CS、數(shù)據(jù)存儲(chǔ)器有/WE,/RD(/OE),/CS、硬件連接:/MEMW(/WR)與/WE相連;/MEMR(/RD)與/RD(/OE)相連;經(jīng)譯碼電路輸出接存儲(chǔ)芯片得/CS、IO/(/M)得硬件連接1與讀寫(xiě)控制信號(hào)一起,作為組合邏輯電路得輸入,經(jīng)組合邏輯電路輸出得到相應(yīng)得控制信號(hào)。/MEMW與/WE相連;/MEMR與/RD(/OE)相連;CPU發(fā)出的存儲(chǔ)器讀、寫(xiě)控制信號(hào)CPU存儲(chǔ)器芯片IO/(/M)得硬件連接2作為譯碼電路得輸入?yún)⑴c譯碼,使之只有對(duì)存儲(chǔ)器操作才能產(chǎn)生譯碼輸出,才能產(chǎn)生存儲(chǔ)芯片得片選信號(hào)。A19A18A16A17A15A14A13A12------A00------01------1000