計算機組成與系統(tǒng)結構

計算機組成與系統(tǒng)結構

主講教師:朱浩瑾

課件下載：

/deng-qn/Comp_Organization

Email:zhu-hj@cs.

CourseOrganization:

■68lectureswithin-classdiscussion

■Sec1:ComputerOrganizationand

Design

■Sec2:ComputerArchitecture

教材

-胡越明

■《計算機組成與設計》

.科學出版社

.2006年6月第一版.......

32兀

/bookdetails.php?searchingbookid=16151

教材

.胡越明

-《計算機系統(tǒng)結構》

計算機系統(tǒng)結構

.北京航空航天大學出版社

-2007年6月第一版

/bookshop/bookinfo.asp?bookcode=TP77040%20%20&booktype=main

參考書籍一

JohnL.HennessyandDavidA.

COMPUTERPatterson,

ORGANIZATION

ANDDESIGN''Computerorganizationanddesign,

THEHARDWARE/SOFTWAREINTERFACEthehardware/softwareinterface

MorganKaufmann,FourthEdition,

2005

DAVIDAPATTERSON

JOHNLHENNESSY

參考書籍二

JohnL.HennessyandDavidA.

Patterson,

COMPUIEBABCHIHCIOHEComputerarchitecture:a

quantitativeapproach

MorganKaufmann,Fourth

Edition,2006

GradeInformation

■Midterm?30%

.Final?50%

■Classattendance?10%

■Courseproject(TBD)?10%

TheEvolutionofComputerHardware

Whenwasthefirsttransistorinvented?

TheEvolutionofComputerHardware

■Whenwasthefirsttransistorinvented?

Modern-dayelectronicsbeganwiththeinventionin1947

ofthetransferresistor-thebi-polartransistor-by

Bardeenet.alatBellLaboratories

TheEvolutionofComputerHardware

■WhenwasthefirstIC(integratedcircuit)

invented?

TheEvolutionofComputerHardware

■WhenwasthefirstIC(integratedcircuit)

invented?

In1958theICwas“bom”whenJackKilbyatTexas

Instrumentssuccessfullyinterconnected,byhand,

severaltransistors,resistorsandcapacitorsonasingle

substrate

ImpactsofAdvancingTechnology

■Processor

?logiccapacity:increasesabout30%peryear

?performance:2xevery1.5to2years

■Memory

?DRAMcapacity:4xevery3years,about60%peryear

?speed:1.5xevery10years

?costperbit:decreasesabout25%peryear

.Disk

?capacity:increasesabout60%peryear

?speed:

?costperbit:

EmbeddedComputersinYouCar

voice

RecognitionAudio

InternetSystems

Access

Digital

TelematicsRadioMobil。

Phones

Rear-seat-

Entertainment\______Nightvision&

LaneWarning

Multimedia

Systems/Adaptivecruise

control&

HeadupCollisionwarning

DisplayTirePressure

GamesMonitoring

Consoles

Park/Reverse

Assist?味史W^configurable

cluslersInstrumentClusters

WhyComputerOrganization&Architecture?

■Thiscourseisallabouthowcomputerswork

■Butwhatdowemeanbyacomputer?

?Differenttypes:embedded,laptop,desktop,server

?Differentuses:automobiles,graphics,finance,genomics,...

?Differentmanufacturers:Intel,AMD,Lenovo,HP,Apple,IBM,

Sony,Sun...

?Differentunderlyingtechnologiesanddifferentcosts!

■Bestwaytolearn:

?Focusonaspecificinstanceandlearnhowitworks

?Whilelearninggeneralprinciplesandhistoricalperspectives

WhyLearnThisStuff?

?Youwanttocallyourselfa"computerscientist/engineer^^

■YouwanttobuildHW/SWpeopleuse(soyouneedtodeliver

performanceatlowcost)

■Youneedtomakeapurchasingdecisionoroffer“expert”

advice

Yes,Iknow,requiredclass...

第一章數(shù)字系統(tǒng)與計算機概論

.1.1數(shù)字電路基礎

-1.2計算機的基本組成

-1.3計算機系統(tǒng)結構概論

■1.4計算機系統(tǒng)的歷史與發(fā)展

1.1數(shù)字電路基礎

.1.1.1邏輯代數(shù)的基本知識

?1.1.2常見的門電路

1.1.3數(shù)字系統(tǒng)基礎

第一章數(shù)字系統(tǒng)與計算機概論

-模擬量和數(shù)字量

?數(shù)據(jù)字量的處理過程可以達到比模擬量處理更

高的精度

?數(shù)字量特別適合于進行復雜的處理

?數(shù)字量便于數(shù)據(jù)的存儲和傳輸

.數(shù)字系統(tǒng)采用二進制代碼

?電路中只需要表示兩種狀態(tài)

1.1數(shù)字電路基礎

二進制數(shù)

位bit

-二進制編碼

?幾個二進制位可構成2〃個代碼

數(shù)字邏輯代數(shù)

1.1.1邏輯代數(shù)的基本知識

.邏輯值的基本運算

?邏輯加、邏輯乘和邏輯非

.邏輯代數(shù)的特點

?字母表示變量

如A和B

?有限域

任何變量的取值只有0和1兩種可能

可用真值表表示

邏輯加運算

■邏輯或

?用運算符號“+”表示

-運算規(guī)則

?0+0=0

?0+1=1

?1+0=1

?1+1-1

.真值表

ABA+B

000

011

101

111

邏輯乘運算

邏輯與

?用運算符號”/表示

運算規(guī)則：

?0-0=0

?0-1=0

?1-0=0

?1-1-1

真值表：

ABAB

000

010

100

111

邏輯非運算

將1變成。，將。變成1。

■表示為L=A

6=1

i=o

-真值表

AA

01

10

邏輯表達式

.用若干個邏輯變量和邏輯運算符組

成的數(shù)學式子

.例子：L=AB+C

-真值表

運算法則

交換律：A+B=B+A

AB=BA

結合律：(A+B)+C=A+(B+C)

(AB)C=A(BC)

分配律：A(B+C)=AB+AC

A+(BC)=(A+B)(A+C)

吸收律：A+AB=A

A(A+B)=A

A+AB=A+B

A(A+B)=AB

運算法則

反演律：A+B=AB

AB=A+B

重疊律：AA=A

A+A=A

A=A

互補律：A+A=1

AA=O

律：A+O=A

A+l=l

A-0=0

A1=A

邏輯代數(shù)的運算規(guī)則的證明

.根據(jù)邏輯代數(shù)的運算法則進行

用列出真值表的方法進行證明

.例證明(A+B)(A+C)=A+BC

證：(A+B)(A+C)=AA+AB+AC+BC分配律

=A+AB+AC+BC重疊律

-=A(1+B)+AC+BC分配律

=A+AC+BC0-1律

.=A(1+C)+BC分配律

=A+BC0-1律

例1-2化簡邏輯表達式AB+AC+BC

解：AB+AC+BC

=AB+(A+B)C

=AB+ABC

=AB+C

?一個邏輯函數(shù)的真值表是惟一的，但是它的邏

輯表達式可能有多種多樣。

?邏輯表達式的化簡：尋找一種簡潔的等價的邏

輯表達式。

?最小項：在真值表中，變量的每一種組合。

?邏輯函數(shù)的一種表達式實際上就是那些輸出為

1的最小項的和。

例L3寫出下列真值表的邏輯表達式

輸入輸出

ABcf

0000

0011

0101

0110

1001

1010

1100

1111

f=ABC+ABC+ABC+ABC

習題：1.81.9

LL2常見的門電路

-基本的門電路

.寄存器

-譯碼器

.算術運算電路

控制邏輯

1.基本門電路

■門電路

?實現(xiàn)邏輯運算的數(shù)字電路

■輸入端和輸出端有兩種狀態(tài)

?分別表示邏輯1和邏輯0。

-MOS場效應晶體管

|Vcc

JR

輸出

輸入一

0V

MOS晶體管的構成

wafer

die

(a)單元結構(b)nMOS(c)pMOS

CMOS電路

互補型MOS

OVcc

GND

基本的門電路符號

門電路邏輯符號

A___

與門___AB

B---

A___：

或門〉____A+B

B.

非門A-L^A

A___

與非門O----AB

B---

或非門A__：

---A+B

B.

A__2

異或門)A?B

B.

-二生_.

—^白A__

電路B__---A或者B

CMOsn電路的例子

GND

三態(tài)門

-高阻狀態(tài)

-輸出控制功能

輸入輸出

(a)(b)(c)(d)

三態(tài)門的用途

-直接連接到公共信號線路

?總線

、總線第0位數(shù)據(jù)

A0__[>------r-r-0-------

BQ

CO__

DO-H>

SO?S3

邏輯門電路的分類

組合邏輯電路

?不具備記憶功能

?建立在簡單邏輯門基礎上

?可以用真值表和邏輯表達式表示

-時序邏輯電路

?具有記憶功能

?電路的輸出取決于輸入狀況和電路的狀態(tài)

?建立在觸發(fā)器的基礎上

寄存器

計數(shù)器

2.觸發(fā)器

-一種具有記憶功能的電路

?有兩個穩(wěn)定的電路狀態(tài)

建立在R-S鎖存器(latch)的基礎上

特征表

R表示時序電路的下一個狀態(tài)與現(xiàn)有

狀態(tài)與輸入信號的邏輯函數(shù)關系

-例

S

當前輸入SR當前狀態(tài)Q”下一狀態(tài)Q向

0000

0011

0100

0110

1001

1011

110不確定

111不確定

D鎖存器

-在R-S鎖存器的輸入部分加上時鐘和

輸入控制的電路構成

D觸發(fā)器

.有一個時鐘輸入信號

?上升沿，下降沿，周期，頻率

■在時鐘信號的上升沿輸入信號D送

入內部并改變輸出Q

.Q(T+1)=D(T)

同步時序電路

用一條時鐘信號啟動所有的觸發(fā)器

觸發(fā)器的輸出信號電平就是電路的

狀態(tài)

狀態(tài)的變化通常用狀態(tài)轉換圖表示

3.半加器和全加器

—L分為半加器和全加器兩種

HA半加器有兩個輸入端和兩個輸出端

-1.半加器的邏輯表達式：

S=A?B

C=AB

輸入信號輸出信號

ABSC

0000

0110

1010

1101

全加器

Ci-------

進位輸入ci,進位輸出co。

----S

：廠邏輯表達式：

一匚一CoS=?Ci+AB@+A百@+ABCi=A十B十Ci

Co=ABCi+ABCi+ABCi+ABCi=AB+BCi+ACi

輸入信號輸出信號

ABCisCo

00000

00110

01010

01101

10010

10101

11001

11111

全加器與半加器

OrCAD

4位加法器

??Cany_lnSUM■------

Ci

XDX2'

YO：EZ^-?y.

Carry_Out-

FULLADD.sch

4.寄存器(Register)

由多個D觸發(fā)器構成

?可以存放一個完整的二進制數(shù)據(jù)

■通常用一個名字表示

?如RI、R2

■對寄存器內容的操作

?移位、計數(shù)、清除、裝入

R1||10001110

(a)符號表示(b)表示各個位

]50.]58.70

R3(H)R3(L)

DQ(c)表示位序(d)表示高低字段

CLK--->

移位寄存器

串行輸入串行輸出

-串行輸入并行輸出

-并行輸入串行輸出

寄存器的數(shù)據(jù)傳輸

-并行輸入并行輸出

.RI—R2

R1R2

5.計數(shù)器

-由多個觸發(fā)器構成

■異步計數(shù)器

?除第一個觸發(fā)器的計數(shù)信號來自外部，其余觸

發(fā)器的計數(shù)信號來自上一個觸發(fā)器的輸出

■同步計數(shù)器

?外部計數(shù)信號同時送到各觸發(fā)器的時鐘輸入端

-時序邏輯電路

異步計數(shù)器的例子

當前狀態(tài)下一狀態(tài)

00000001

00010010

00100011

00110100

01000101

一般的時序邏輯電路

觸發(fā)器與組合邏輯電路的結合

輸入

6.編碼器和譯碼器

編碼的信息與譯碼的信息

2〃個輸入信號的編碼器有〃個輸出信號

輸入信號中只有一個是有效的電平

D7D6D5D4D3D2DIDOA2AlAO

D700000001000

D6

8-3A200000010001

D5編

D4A100000100010

碼

D300001000011

器A0

D200010000100

D100100000101

DO

01000000110

10000000111

譯碼器

〃個輸入信號的譯碼器有2〃個輸出信號

?每個輸出信號對應于〃個輸入信號的一種編碼

?輸出信號中只有一個處于有效狀態(tài)

?通常還有一個輸出許可信號(EN)

A2AlAOEND7D6D5D4D3D2D1DO

000100000001

D7

001100000010

A1L)o

3-8

An--------010100000100

AU譯

nd011100001000

碼100100010000

器

02101100100000

ENDI110101000000

DO111110000000

xxx000000000

7.數(shù)據(jù)選擇器

根據(jù)選擇信號從多個輸入端中選擇一個作

為輸出

有〃個選擇信號的數(shù)據(jù)選擇器從2〃個輸入

數(shù)據(jù)線中選擇一個作為輸出

邏輯表達式：

Y=S]S0I。+StS0Ij+SiSgI2+S]S0I3

S]So

-功能表

SO1|丫|

?

RZI。

AY□zII

12

QZ13

習題

.1.10

.1.11

.1.12

.1.15

1-1.3數(shù)字系統(tǒng)基礎

i.數(shù)字系統(tǒng)及其表示

?層次化設計

基本的門電路

觸發(fā)器、編碼器、譯碼器、一位加法器

寄存器、計數(shù)器

?較高層次的功能單元表示成由下一

層次的功能單元表示的結構框圖

2.數(shù)字集成電路的分類

-封裝方式

?雙列直插封裝（DIP）

?引腳格柵陣列（PGA）

-工作原理

?雙極型

每個晶體管由p型和n型兩種半導體構成

速度較高

?單極型（場效應）

每個晶體管由一種半導體材料構成

nMOS和CMOS

耗電較低

集成度高

集成電路實現(xiàn)計算機系統(tǒng)的方法

采用現(xiàn)成的集成電路

?利用通用的集成電路

?成本較低

?性能低

定制專用(FullCustom)集成電路

?由開發(fā)者自己設計芯片版圖(ASIC)

?開發(fā)周期長

?開發(fā)成本高

使用半定制(Semi-custom)芯片

?在芯片廠商的半成品基礎上設計定制

?利用率低

半定制芯片的分類

■門陣列(GataArray)

?排成二維陣列的標準單元

.一?些互連通道

■標準單元(StandardCell)

?標準單元版圖庫

1?標準單元邏輯電路圖庫

■可編程邏輯電路芯片(PLD)

?功能單元或者連接線路可根據(jù)需要進行改變

?PLA、PAL、FPGA、CPLD

PLA

由與門利或門邏輯電路組合而成的陣列

O0O1O//i

PAL

-或陣列固定

與陣列可編程

目

CPLD

IOIO

模GAL模塊GAL模塊模

塊塊

>

>

IO>IO

>

模GAL模塊GAL模塊>模

塊>塊

FPGA

3.數(shù)字系統(tǒng)中的信號延遲與干擾

■延遲時間

?從輸入信號的建立到輸出信號的產(chǎn)生之間

的時間間隔

■延遲造成的影響

?使得電路的運行速度受到限制

?形成一個瞬間的不確定的輸出信號

A

A

B

B

F

t]L+tpdt2t2+tpd

門電路的扇出數(shù)與扇入數(shù)

■扇出數(shù)

?一個門電路能夠驅動的同類門電路

的最大數(shù)量

?MOS電路的扇出數(shù)主要受到連接線

路中分布電容的影響

?影響門電路的輸出延遲

■扇入數(shù)

?一個基本門電路的輸入端的數(shù)量

數(shù)字系統(tǒng)的局限性

性能、穩(wěn)定性、可靠性

■電信號的傳播速度

?電信號的實際傳播速度小于光速

-電路的脈沖串擾

?一根導線上電信號所產(chǎn)生的電場與另一根電線上

產(chǎn)生的電場

■傳輸線反射

?當信號電平的變化時間短于信號在導線上的傳播

時間時

?電平信號從一端傳播到另一端后由于受到阻礙而

反射回來

-外部信號的干擾

?EMC

傳輸線反射的避免

-保持信號的傳輸線路上的阻抗一致性

?終端電路

傳輸線

(a)串聯(lián)終端

(b)并聯(lián)終端

1.2數(shù)字計算機的基本組成

-L2.1計算機的硬件結構

?1.運算器

?2.存儲器

?3.控制器

?4.輸入輸出設備

-L2.2計算機軟件

?1.軟件的分類

?2.操作系統(tǒng)

-123計算機語言及其編譯

?1.計算機語言的類型

?2.程序設計語言的編譯

1.2.1計算機的硬件結構

,數(shù)據(jù)線路

＞控制信號

MajorComponentsofaComputer

基本概念

ALU

存儲器（讀、寫、訪

問）

容量（字、字節(jié)）

字長

指令

程序

CPU

主機

總線

輸入輸出設備

-輸出設備

?L顯示器

?2.打印設備

?3.繪圖儀

■輸入設備

?鍵盤

?鼠標器

■外存儲設備

1.2.2計算機軟件

-系統(tǒng)軟件

操作系統(tǒng)

編譯程序

解釋程序

-應用軟件

■虛擬機(virtualmachine)

?計算機的邏輯視圖

-軟件與硬件的等效性

虛擬機

系統(tǒng)的不同視圖

■應用級

.JVM

■操作系統(tǒng)級

?進程

-硬件級（指令級）

?計算資源，網(wǎng)絡資源，存儲資源的映像

?支持多操作系統(tǒng)（分時運行）

?超級監(jiān)管器hypervisor

2.操作系統(tǒng)

-存儲管理

?內存管理和外存管理

■命令處理

■進程管理

-設備管理

-網(wǎng)絡通信管理

1.2.3計算機語言及其編譯

-機器語言

?000001010

.匯編語言

?ADDRI,R2

-高級語言

?A=A+B

-應用語言

2.程序設計語言的編譯

編譯過程

-詞法分析

?Lexicalanalysis

語法分析

?Semanticanalysis

生成中間代碼

代碼優(yōu)化

生成目標代碼

ThanksYou!

L3計算機系統(tǒng)結構概論

一、概念

卜?計算機實現(xiàn)Implementation

，器件選擇，機械、封裝、印板、

機箱、電源、冷卻設計

?計算機組成Organization

-邏輯設計

?計算機系統(tǒng)結構Architecture

外特性設計

木目系

應用理序

I操作至統(tǒng)

編譯—

系統(tǒng)指令系統(tǒng)

結構

組成

實現(xiàn)

系統(tǒng)結構的例子

系統(tǒng)結構產(chǎn)品

digitalDigitalAlpha(VI,V3)DEC21064,21164,21264

HPPA-RISC(Vl.l,V2.0)HP3000(930,950),

HEWLETT

PACKARDHP9000(800,850)

PA7100,PA8000

SunSparc(V8,V9)TISuperSPARCTMS390Z50

(inSunSPARCstation20)

MIPS32,MIPS64MIPS2000,3000,4000,8000,

10000(inSGIworkstation)

IBMPowerPCPPC750,740,604,603,601,

Power4,Power5

intel.IntelIA-32,IA-641386,I486,P,PII,Pill,P4,

Itanium

AMD口AMDx86-64SledgeHammer

系統(tǒng)結構的研究范圍

■外特性.新型系統(tǒng)結構設計

?指令系統(tǒng)?并行性

?數(shù)據(jù)表示?數(shù)據(jù)流

?尋址方式?推理機

?寄存器集?神經(jīng)網(wǎng)

.界面設計■性能成本評價

?確定硬件功能?運算速度

?存儲容量

?I/O帶寬

并行性

■并行性(parallelism)

?同時性(simultaneous)

?并發(fā)性(concurrence)

-并行機型

?標量機(scalar)

?向量機(vector)

?陣歹”機(array)

?多處理機(multiprocessor)

并行性

■操作級

?流水

■指令級

?指令調度

?推測執(zhí)行

-線程與處理器級

?多線程

?多核

?多處理器

影響系統(tǒng)結構的因素

-語言-操作系統(tǒng)

?計算模型?系統(tǒng)服務機制、

?軟硬件界面?存儲管理、

■編譯?進程同步和切換、

?故障診斷

?數(shù)據(jù)的存儲結構（如堆棧）

?指令集的特征-應用

?控制結構（指令調度）?數(shù)據(jù)及運算類型

.器件?算法

?計算模型（數(shù)據(jù)流，歸約，模

?軟硬件的功能分配式匹配）

結構設計（

?cache）?性價比（微機vs大型機，專用

?開發(fā)手段機VS通用機

性能指標

?響應時間

?吞吐率

?可擴展性

?可編程性

?可靠性

?可用性

?性價比

-峰值性能及持續(xù)性能

簡單的分析方法

CPU時間的計算

Tcpu—InxCPIxTc

n

ZCPLXli

CPI=^---n--------

IA

i=l

其中：￡是第i種指令的數(shù)量

CPL?是第i種指令的執(zhí)行周期數(shù)

其他性能指標

MPS指標

MIPS=----------=-------------------------=-------—

7￡X106/NXCPIXKX1()6CPIx106

&時鐘速率

MIPSr=—XMIPS時

局限性：標量機，指令的差異

.MFLOPS指標

IFN

MFLOPS二

TEXIO6

.TPS指標

?每秒處理的事務數(shù)

阿姆達爾定律

Performanceimprovementfromfasterhardwaretechnology

islimitedtothefractionoftimethefastertechnologycanbe

used.

To1

Sp=—

Te

1—1十一

Ye

T

10

Te

fe/re

測試方法

-選擇工作負載

?指令混合

?核心程序

?合成程序

?應用程序

-測試運行

.統(tǒng)計結果

問題:

一設計算機執(zhí)行程序A的時間為1

秒，執(zhí)行程序B的時間為2秒，程

序A和程序B的執(zhí)行指令數(shù)均為

106條，問該計算機的平均性能。

統(tǒng)計結果

算術平均

1仔11111

Am——ZRi-'Z7-(T+7+…+.)

nLin1112In

ni=\/=1

幾何平均

_211

G〃,二j(0R)二1_nj

=,(n五)二R；XH，X...XR；

G，〃(X)/

=Crrn(7)

G〃?(y)y

調和平均

nn

Hm二」一二

〃1fT1+T2+...+T〃

LTi

YR1=1

幾何平均的特點：

不論取哪一臺作參考機，均能保持比較結果的一

致性。

例：設有計算機A,B,C,運行程序1和2。以A機為參考機，結果如下:

程序A機B機C機

1120.5

210.52

Am(A)=1,Am(B)=1.25,Am(C)=1.25

以B機為參考機，則結果如下：

程序A機B機C機

10.510.25

2214

Am(A)=1.25,Am(B)=l,Am(C)=2.125

苣

M

4

+

?

?

I

^

x

+

一

J

:？

W