電路實(shí)驗(yàn)教材

實(shí)驗(yàn)八門電路邏輯功能及測(cè)試

［實(shí)驗(yàn)?zāi)康模?/p>

1熟悉門電路邏輯功能。

2?了解數(shù)字電路實(shí)驗(yàn)?zāi)K及示波器的使用方法。

［實(shí)驗(yàn)儀器及材料］

1雙蹤示波器

2?集成芯片

74LS00二輸入端四與非門2片

74LS20四輸入端雙與非門1片

74LS86二輸入端四異或門1片

74LS04六反相器1片

［實(shí)驗(yàn)內(nèi)容］

選擇實(shí)驗(yàn)用的集成電路，按自己設(shè)計(jì)的實(shí)驗(yàn)接線圖接好連線，特別注意Vcc及地線不

能接錯(cuò)。線接好后經(jīng)實(shí)驗(yàn)指導(dǎo)教師檢查無(wú)誤方可通電實(shí)驗(yàn)。實(shí)驗(yàn)中改動(dòng)接線須先斷開電源，

接好線后再通電實(shí)驗(yàn)。

1?測(cè)試門電路邏輯功能

(1)選雙四輸入與非門74LS20-只，按圖8.1接線、輸

用

S-S4電平開關(guān)，輸出插口)，出端接電平顯示發(fā)

入端接

<DI~D8任意一個(gè))

圖8.1

(2)將電平開關(guān)按表8.1置位，分別測(cè)輸出電壓及邏輯狀態(tài)。

表8.1

輸入輸出

1234Y電壓(V)

HHHH

LHHH

1

LLHH

2

LLLH

LLLL

2.異或門邏輯功能測(cè)試

圖8.2

(1)選二輸入四異或門電路74LS86,按圖8.2接線，輸入端1、2、4、5接電平開關(guān)，輸

出端A、B、丫接電平顯示發(fā)光二極管。

(2)將電平開關(guān)按表8.2置位，將結(jié)果填入表中。

表8.2

輸出

輸入

ABY丫電壓(V)

LL

HL

LL

HH

LLLLHL

HH

HHLH

HH

LH

3?邏輯電路的邏輯關(guān)系

(1)用74LS00按圖8.3.8.4接線，將輸入輸出邏輯關(guān)系分別填入表8.3和表8.4中。

圖8.3

3

表8.3

表8.4

輸入輸出

ABYZ

LL

LH

HL

HH

(2)寫出上面兩個(gè)電路邏輯表達(dá)式。

4?邏輯門傳輸延遲時(shí)間的測(cè)量。

用六反相器(非門)按圖8.5接線，輸入200KHz連續(xù)脈沖，用雙蹤示波器測(cè)輸入，輸出相位差，計(jì)算

每個(gè)門的平均傳輸延遲時(shí)間的tpd值。

4

SBSKHz

圖8.5

5?利用與非門控制輸出。

用一片74LS00按圖8.6接線，S接任一電平開關(guān)，用示波器觀察S對(duì)輸出脈沖的控制作用。

6?用與非門組成其它門電路并測(cè)試驗(yàn)證。

(1)組成或非門。

用一片二輸入端四與非門組成或非門

畫出電路圖，測(cè)試并填表8.5

圖&6

表8.5

輸入輸出

ABY

00

01

10

11

表8.6

ABY

00

01

10

5

11

(2)組成異或門

(a)將異或門表達(dá)式轉(zhuǎn)化為與非門表達(dá)式。

(b)畫出邏輯電路圖。

(c)測(cè)試并填表8.6。

［實(shí)驗(yàn)報(bào)告］

1.按各步驟要求填表并畫邏輯圖。

【思考題】

(1)怎樣判斷門電路邏輯功能是否正常？

(2)與非門一個(gè)輸入接連續(xù)脈沖，其余端什么狀態(tài)時(shí)允許脈沖通過(guò)？什么狀態(tài)時(shí)禁止脈沖

通過(guò)？

(3)異或門又稱可控反相門，為什么？

實(shí)驗(yàn)九譯碼器實(shí)驗(yàn)

【實(shí)驗(yàn)?zāi)康摹?/p>

1?掌握3-8線譯碼器邏輯功能和使用方法。

2?掌握3-8線譯碼器的擴(kuò)展。

【實(shí)驗(yàn)設(shè)備與器材】

1?數(shù)字萬(wàn)用表、雙蹤示波器。

2.74LS1383-8線譯碼器2片；74LS20四輸入端二與非門1片

【實(shí)驗(yàn)原理】

譯碼的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號(hào)，具有譯碼

功能的邏輯電路稱為譯碼器。譯碼器在數(shù)字系統(tǒng)中有廣泛的應(yīng)用，不僅用于代碼的轉(zhuǎn)換、

終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號(hào)等。不同的功能可選用不同種類的譯碼器。

下圖表示二進(jìn)制譯碼器的一般原理圖：

------制———

F

7F器v"

6

圖9-1二進(jìn)制譯碼器的?般原理圖

它具有n個(gè)輸入端，2n個(gè)輸出端和一個(gè)使能輸入端。在使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，

只有其中一個(gè)輸出端為有效電平，其余輸出端則為非有效電平。每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量

的最小項(xiàng)。二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器，若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，

器件就成為一個(gè)數(shù)據(jù)分配器（又稱為多路數(shù)據(jù)分配器）。

1.3-8線譯碼器74LS138

它有三個(gè)地址輸入端AB、C,它們共有8種狀態(tài)的組合，即可譯出8個(gè)輸出信號(hào)丫。~丫7另外它還有三個(gè)使能

輸入端日、E2、已。它的引腳排列見圖9-2，功能表見表9-1o

5，

6E

E14

E

Y2

一

一Y3

1J2

Jw4FT

210

11Y5

22

33Y6

4A

CBY7

圖9-274LS138的引腳排列圖

表9-174LS138的功能表

T輸入輸出

E—ICBA

瓦瓦托

XHXXXXHHHHHHHH

XXIIXXXIIIIIIIIIIIIIIH

LXXAXXHHHHHHHH

HLLLLLLHHHHHHH

HLLLLHHLHHHHHH

HLLLHLHHLHHHHH

IILLLHHHHHLHIIHH

HLLHLLHMHHLHHH

HLLHLHHHHHHLHH

HLLHHLHHHHHHLH

HLLHH且HHHHHHHL

【實(shí)驗(yàn)內(nèi)容】

1.74LS138譯碼器邏輯功能測(cè)試

在主實(shí)驗(yàn)箱上正確插好DIP擴(kuò)展板和輔助擴(kuò)展板，在DIP擴(kuò)展板上找一個(gè)16PIN的插座插上芯片

74LS138,芯片第8腳接地（GND,16腳接電源（VCC。將輔助擴(kuò)展板的VCC插孔，GND插孔分別與直流電

源部分的+5\插孔，GND插孔相連。將74LS138的使能輸入端和地址輸入端分別接到輔助擴(kuò)展板的邏輯電平

輸出，將74LS138輸出端Y0-Y7分別接

7

到輔助擴(kuò)展板邏輯電平顯示的8個(gè)發(fā)光二極管上，檢查連線正確無(wú)誤后按下直流電源開關(guān)K101和K102。逐次

撥動(dòng)對(duì)應(yīng)的撥位開關(guān)，根據(jù)發(fā)光二極管的顯示變化，測(cè)試74LS138的邏輯功能。

2.74LS151譯碼器邏輯功能測(cè)試

測(cè)試方法與74LS138類似，只是輸入與輸出腳的個(gè)數(shù)不同，功能引腳不同。

3?兩片74LS138組合成4線-16線譯碼器

二二二H二三6，二二二二二三6.

*5VIX)

圖9-5兩片74LS138組合成4線-16線譯碼器

按圖9-5連接實(shí)驗(yàn)電路，由于實(shí)驗(yàn)箱上僅提供8個(gè)邏輯電平顯示燈，該步實(shí)驗(yàn)一共

有16個(gè)輸出端，因此要靈活選用。例如先把低8位輸出接邏輯電平顯示輸入，D3接“0”，控制D2,D1,

D0的輸入情況，可看出低8位的不同顯示情況。然后把高8位輸出接邏輯電平顯示輸入，D3接“1”，控制

D2,D1,D0的輸入情況，可看高8位的不同顯示情況。4個(gè)輸入端接邏輯電平輸出。逐項(xiàng)測(cè)試電路的邏輯功

能，自擬真值表，記錄實(shí)驗(yàn)結(jié)果。

【實(shí)驗(yàn)報(bào)告】

1-畫出實(shí)驗(yàn)線路，把觀察到的波形畫在坐標(biāo)上，并標(biāo)上相應(yīng)的地址碼。

2.對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。

【思考題】

1.譯碼器的應(yīng)用。

2.譯碼器的功能擴(kuò)展。

實(shí)驗(yàn)十?dāng)?shù)據(jù)選擇器實(shí)驗(yàn)

【實(shí)驗(yàn)?zāi)康摹?/p>

1.掌握數(shù)據(jù)選擇器的邏輯功能和使用方法

【實(shí)驗(yàn)設(shè)備與器材】

1?數(shù)字萬(wàn)用表、雙蹤示波器。

8

2.74LS151八選1數(shù)據(jù)選擇器1片；74LS20四輸入端二與非門1片

【實(shí)驗(yàn)原理】

數(shù)據(jù)選擇是指選擇多個(gè)通道數(shù)據(jù)中的一路，傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電

路稱為數(shù)據(jù)選擇器。它的功能相當(dāng)于一個(gè)多個(gè)輸入的單刀多擲開

關(guān)，其示意圖如下：

數(shù)

據(jù)

輸

入

地坦碼

圖10-14選1數(shù)據(jù)選擇器示意圖

1.數(shù)據(jù)選擇器74LS151

74LS151是一種典型的集成電路數(shù)據(jù)選擇器，它有3個(gè)地址輸入端CBA,可選擇

|。?18個(gè)數(shù)據(jù)具有兩個(gè)互補(bǔ)輸出端即同相輸出端Z和反相輸出端Z。其引腳圖和功能

源，

安45UI如下:表10-174LS151的功能表

Amhh>4切￡Z

HXXXXXXXXXJCXHL

1LLLLLXXXXXXXHL

A|Iii?iHXXXXXXXu

IQzLuuHxtxxxxxxHL

11LLLMXHXXXXXXLH

12zb6LLH1XXLXXXXMKI

.1IMIMYflYYYYYLH

Ts■一LLH*4XXXLXXKXMI

id1*LLH-1XKXtlXXXXLH

61

HILLXXXXLXX*?L

______ICLHLLXXKXHXXMLH

I「LHLKxx.XXXLMXML

11ALHLHXXXXXHXXLH

LHHLXXXXXXLXHL

91°

LHHLMXXXXXH*LH

7fLHHHXXXXXXXLnL

LHMLH

圖10-274LS151的引腳圖表

【實(shí)驗(yàn)內(nèi)容】

1.74LS153數(shù)據(jù)選擇器邏輯功能測(cè)試

在主實(shí)驗(yàn)箱上正確插好DIP擴(kuò)展板和輔助擴(kuò)展板，在DIP擴(kuò)展板上找一個(gè)16PIN的插座插上芯片

74LS153,芯片第8腳接地（GND,16腳接電源（VCC。將輔助擴(kuò)展板的VC（插孔，GN插孔分別與直流電源

部分的+5\插孔，GN插孔相連。將74LS153的使能輸入端和地址輸入端分別接到輔助擴(kuò)展板的邏輯電平輸

出，將74LS153輸出端Z接到輔助擴(kuò)

9

展板邏輯電平顯示的發(fā)光二極管上，檢查連線正確無(wú)誤后按下直流電源開關(guān)K101和

K102。逐次撥動(dòng)對(duì)應(yīng)的撥位開關(guān)，根據(jù)發(fā)光二極管的顯示變化，測(cè)試74LS151的邏輯功

能。

2.用試用雙4選1的數(shù)據(jù)選擇器74LS153設(shè)計(jì)電路使其實(shí)現(xiàn)函數(shù)：

F（A,B,C）ABCABCABCABC

并測(cè)試電路的正確性。

3?將雙4選1的數(shù)據(jù)選擇器74LS153擴(kuò)展成8選1數(shù)據(jù)選擇器并連接電路驗(yàn)證其正確性。

【實(shí)驗(yàn)報(bào)告】

1.畫出實(shí)驗(yàn)圖，并填表。

2.對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。

【思考題】

1.用數(shù)據(jù)選擇器設(shè)計(jì)任意組合邏輯電路。

2.數(shù)據(jù)選擇器的擴(kuò)展。

實(shí)驗(yàn)十一組合邏輯電路的綜合設(shè)計(jì)

【實(shí)驗(yàn)?zāi)康摹?/p>

1?掌握組合邏輯電路的分析與設(shè)計(jì)方法。

2?加深對(duì)基本門電路使用的理解。

【實(shí)驗(yàn)設(shè)備與器材】

1.儀器

數(shù)字萬(wàn)用表、示波器。

2.器件

74LS00二輸入端四與非門1片

74LS02二輸入端四或非門1片

74LS04六與非門1片

74LS10三輸入端三與非門2片

74LS20四輸入端二與非門1片

74LS151四選1數(shù)據(jù)選擇器1片

【實(shí)驗(yàn)原理】

1?組合電路是最常用的邏輯電路，可以用一些常用的門電路來(lái)組合完成具有其他功能

的門電路。例如，根據(jù)與門的邏輯表達(dá)式Z=AB=廈十8得知，可以用兩個(gè)非門和一

個(gè)或非門組合成一個(gè)與門，還可以組合成更復(fù)雜的邏輯關(guān)系。

2?分析組合邏輯電路的一般步驟是：

1）由邏輯圖寫出各輸出端的邏輯表達(dá)式；

2）化簡(jiǎn)和變換各邏輯表達(dá)式；

3）列出真值表；

4）根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其功能。

3?設(shè)計(jì)組合邏輯電路的一般步驟與上面相反，是：

1）根據(jù)任務(wù)的要求，列出真值表；

10

2）用卡諾圖或代數(shù)化簡(jiǎn)法求出最簡(jiǎn)的邏輯表達(dá)式：

3）根據(jù)表達(dá)式，畫出邏輯電路圖，用標(biāo)準(zhǔn)器件構(gòu)成電路；

4）最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。

11

4?組合邏輯電路的設(shè)計(jì)舉例

用“與非門”設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)“才為1”時(shí)，輸出端

設(shè)計(jì)步驟：

根據(jù)題意，列出真值表如表11-1所示，再填入卡諾圖表11-1中

表11-1表決電路的真值表

D0000000011111111

A0000111100001111

B0011001100110011

C0101010101010101

Z0000000100010111

表11-2表決電路的卡諾圖

DA

00011110

00

011

11111

101

然后，由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式：

Z=ABC+BCD+CDA+ABD

-板即245C最后，畫出用“與非門”構(gòu)成的邏輯電路如圖11-1所

示：

12

ABCBCDACD

111?111U111?

&

&

圖11-1表決電路原理圖

輸入端接至邏輯開關(guān)（撥位開關(guān)）輸出插口，輸出端接邏耨電平顯示端口，自擬真值表，

逐次改變輸入變量，驗(yàn)證邏輯功能。

【實(shí)驗(yàn)內(nèi)容】

1?按照實(shí)驗(yàn)原理，利用主電路板上的資源，結(jié)合DIP擴(kuò)展板和輔助擴(kuò)展板完成組合邏輯

電路的設(shè)計(jì)中的一個(gè)例子。

2?設(shè)計(jì)一個(gè)四人無(wú)棄權(quán)表決電路（多數(shù)贊成則提議通過(guò)），要求用2輸入四與非門來(lái)實(shí)現(xiàn)（如果資源不

夠可以使用74LS04或74LS20）。

3?設(shè)計(jì)一位全加器，要求用與、或、非門實(shí)現(xiàn)。

4?設(shè)計(jì)一個(gè)保險(xiǎn)箱用的4位數(shù)字代碼鎖，該鎖有規(guī)定的地址代碼A-B-CD四個(gè)輸入端和一個(gè)開箱鑰匙

孔信號(hào)E的輸入端，鎖的代碼由實(shí)驗(yàn)者自編。當(dāng)用鑰匙開箱時(shí)，如果輸入代碼正確，保險(xiǎn)箱被打開；如果輸

入代碼錯(cuò)誤，電路將發(fā)出警報(bào)。要求用最少的與非門實(shí)現(xiàn)。

5.設(shè)計(jì)用3個(gè)開關(guān)控制一個(gè)電燈的邏輯電路，要求改變?nèi)魏我粋€(gè)開關(guān)的狀態(tài)都能控制電

燈由亮變滅或者由滅變亮。要求用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)。

【實(shí)驗(yàn)報(bào)告】

1?將實(shí)驗(yàn)結(jié)果填入自制的表格中，驗(yàn)證設(shè)計(jì)是否正確。

2?總結(jié)組合邏輯電路的分析與設(shè)計(jì)方法。

【思考題】

1.電路設(shè)計(jì)中的注意事項(xiàng)。

2.在設(shè)計(jì)中如何使電路設(shè)計(jì)最簡(jiǎn)。

實(shí)驗(yàn)十二觸發(fā)器（一）

【實(shí)驗(yàn)?zāi)康摹?/p>

1、掌握基本RSJK、T和D觸發(fā)器的邏輯功能

2、掌握集成觸發(fā)器的功能和使用方法。

3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。

【實(shí)驗(yàn)設(shè)備與器材】

1?儀器

雙蹤示波器'數(shù)字萬(wàn)用表。

13

2?器件

74LS00二輸入四與非門1片

74LS02二輸入端或非門1片

74LS04六反相器1片

74LS10三輸入端三與非門1片

74LS74(或CC4013雙D觸發(fā)器1片74LS112(或CC4027)雙J-K觸發(fā)器1片

【實(shí)驗(yàn)原理】

觸發(fā)器是能夠存儲(chǔ)1位二進(jìn)制碼的邏輯電路，它有兩個(gè)互補(bǔ)輸出端，其輸出狀態(tài)不僅與輸入有關(guān)，而且

還與原先的輸出狀態(tài)有關(guān)。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0"-在一定的外界信號(hào)

作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)

成各種時(shí)序電路的最基本邏輯單元。

1?基本RS觸發(fā)器

圖12-1為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直

接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“T和保持三種功能。通常稱S為置

1"端，因?yàn)镾=0時(shí)觸發(fā)器被置“1”；R為置“0”端，因?yàn)镽=o時(shí)觸發(fā)器被置“0"

當(dāng)s=R=1時(shí)狀態(tài)保持，當(dāng)S=R=0時(shí)為不定狀態(tài)，應(yīng)當(dāng)避免這種狀態(tài)?；綬S觸

發(fā)器也可以用兩個(gè)“或非門”組成，此時(shí)為高電平有效

(a邏輯圖(6邏輯符號(hào)圖

12-1二與非門組成的基本RS觸發(fā)器

基本RS觸發(fā)器的邏輯符號(hào)見圖14-1(b)＞二輸入端的邊框外側(cè)都畫有小圓圈，這是因?yàn)橹?與

置0都是低電平有效。

2.JK觸發(fā)器

在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)

器。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。弓I腳邏輯圖如圖14-

2所示；JK觸發(fā)器的狀態(tài)方程為：

14

Q+1=JQ11+KQ

-T0Q-

OCLK

JK6QO

0

圖12-2JK觸發(fā)器的引腳邏輯圖

其中，J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上

輸入端時(shí)，組成“與”的關(guān)系。Q和Q為兩個(gè)互補(bǔ)輸出端。通常把Q=o、Q=1的狀態(tài)

定為觸發(fā)器“0"狀態(tài)；而把Q=1,Q=0定為“1”狀態(tài)。

JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。

CC4027是CMOS雙JK觸發(fā)器，其功能與74LS112相同，但采用上升沿觸發(fā)，R、S

端為圖電平有效。

3.T觸發(fā)器

在JK觸發(fā)器的狀態(tài)方程中，令J=K=T則變換為：

Qn.1TQnTQn

這就是T觸發(fā)器的特性方程。由上式有：

當(dāng)T=1時(shí)，QMQn當(dāng)T=0時(shí)，QBQn即當(dāng)T=1時(shí)，為翻轉(zhuǎn)狀態(tài)；當(dāng)T=0時(shí)，為保

持狀態(tài)。

4.D觸發(fā)器

在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)更為方便，其狀態(tài)方程為：

Qn-1=D

其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器

的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位

寄存，分頻和波形發(fā)生等。有很多型號(hào)可供各種用途的需要而選用。如雙

D(74LS74,CC4013，四D(74LS175,CC4042，六D(74LS174,CC14174,八D(74LS374)

等。

圖12-3為雙D(74LS74)的引腳排列圖。

15

￡AD易Q「>CLK

2

-6Q0

3

圖12-3D觸發(fā)器的引腳排列圖5?觸發(fā)器之間的相互轉(zhuǎn)換

在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但是可以利用轉(zhuǎn)換的方

法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、K兩端接在一起，并認(rèn)它為

T端，就得到所需的T觸發(fā)器。

JK觸發(fā)器也可以轉(zhuǎn)換成為D觸發(fā)器，如圖12-4所示。

J-*2

>CP

KT

圖12-4JK觸發(fā)器轉(zhuǎn)換成為D觸