計(jì)算機(jī)組成原理唐朔飛課件-第4章-存儲(chǔ)器

第４章存儲(chǔ)器4.1概述4.2主存儲(chǔ)器4.3高速緩沖存儲(chǔ)器4.4輔助存儲(chǔ)器4.1概述一、存儲(chǔ)器分類1.按存儲(chǔ)介質(zhì)分類(1)半導(dǎo)體存儲(chǔ)器(2)磁表面存儲(chǔ)器(3)磁芯存儲(chǔ)器(4)光盤存儲(chǔ)器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失(1)存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)）順序存取存儲(chǔ)器磁帶2.按存取方式分類(2)存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)）隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器直接存取存儲(chǔ)器磁盤在程序的執(zhí)行過(guò)程中可讀可寫在程序的執(zhí)行過(guò)程中只讀4.1概述一、存儲(chǔ)器分類磁盤、磁帶、光盤高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM3.按在計(jì)算機(jī)中的作用分類4.1概述一、存儲(chǔ)器分類4.1概述一、存儲(chǔ)器分類

高速緩沖存儲(chǔ)器：高速緩沖存儲(chǔ)器（Cache）位于主存和CPU之間，用于存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU能高速地使用它們。Cache的存儲(chǔ)速度與CPU的速度相匹配，但存儲(chǔ)量較小，價(jià)格較高，一般制作在CPU芯片中

主存儲(chǔ)器：主存用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀寫訪問(wèn)。主存有一定容量，存儲(chǔ)速度較高。由于CPU要頻繁地訪問(wèn)主存，所以主存的性能在很大程度上影響了整個(gè)計(jì)算機(jī)系統(tǒng)的性能

輔助存儲(chǔ)器：輔助存儲(chǔ)器又稱為外部存儲(chǔ)器或后援存儲(chǔ)器，用于存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)以及一些需要永久性保存的信息。輔存設(shè)在主機(jī)外部，容量極大且成本很低，但存儲(chǔ)速度較低，而且CPU不能直接訪問(wèn)它。輔存中的信息必須通過(guò)專門的程序調(diào)入主存后，CPU才能使用

高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量?jī)r(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)4.1概述緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器（速度）（容量）4.1概述二、存儲(chǔ)器的層次結(jié)構(gòu)4.2主存儲(chǔ)器一、概述1.主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫電路MDR地址總線數(shù)據(jù)總線讀寫……………2.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫4.2主存儲(chǔ)器一、概述

高位字節(jié)地址為字地址

低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長(zhǎng)為16位按字尋址若字長(zhǎng)為32位字地址字節(jié)地址11109876543210840字節(jié)地址字地址4523014203.主存中存儲(chǔ)單元地址的分配224=16M8M4M4.2主存儲(chǔ)器一、概述(2)存儲(chǔ)速度4.主存的技術(shù)指標(biāo)(1)存儲(chǔ)容量(3)存儲(chǔ)器的帶寬主存存放二進(jìn)制代碼的總位數(shù)

讀出時(shí)間寫入時(shí)間存儲(chǔ)器的訪問(wèn)時(shí)間

存取時(shí)間存取周期讀周期寫周期

連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量；位/秒4.2主存儲(chǔ)器一、概述芯片容量二、半導(dǎo)體存儲(chǔ)芯片1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）1041411384.2主存儲(chǔ)器1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線讀/寫控制線（低電平寫高電平讀）（允許讀）CSCEWE（允許寫）WEOE二、半導(dǎo)體存儲(chǔ)芯片4.2主存儲(chǔ)器存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位二、半導(dǎo)體存儲(chǔ)芯片4.2主存儲(chǔ)器0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16×8矩陣………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法00000,00,7…0…07…D07D讀/寫選通

讀/寫控制電路

二、半導(dǎo)體存儲(chǔ)芯片4.2主存儲(chǔ)器A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法00000000000,031,00,31……I/OD0,0讀二、半導(dǎo)體存儲(chǔ)芯片4.2主存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇T1~T44.2主存儲(chǔ)器A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開T7、T8開列選讀放DOUTVAT6T8DOUT讀選擇有效T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇

②靜態(tài)RAM基本電路的寫

操作行選T5、T6開兩個(gè)寫放DIN列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7寫選擇有效T1~T4(2)靜態(tài)RAM芯片舉例①Intel2114外特性存儲(chǔ)容量1K×4

位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…三、隨機(jī)存取存儲(chǔ)器4.2主存儲(chǔ)器

②Intel2114RAM矩陣(64×64)讀A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000

②Intel2114RAM矩陣(64×64)讀第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000

②Intel2114RAM矩陣(64×64)讀150311647326348…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………0…164832………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀0163248CSWE15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0…164832………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………01632480000000000…………15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………01632480…164832………15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路0…164832………15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路0…164832………I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000

③Intel2114RAM矩陣(64×64)寫第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000

③Intel2114RAM矩陣(64×64)寫150311647326348…………第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………WECS0…164832………第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O40…164832………第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0…164832………第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路0…164832………第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O40…164832………第一組第二組第三組第四組

③Intel2114RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路01632480…164832………ACSDOUT地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻(3)靜態(tài)RAM讀時(shí)序tAtCOtOHAtOTDtRC片選有效讀周期

tRC

地址有效下一次地址有效讀時(shí)間

tA

地址有效數(shù)據(jù)穩(wěn)定tCO

片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時(shí)間ACSWEDOUTDIN(4)靜態(tài)RAM(2114)寫

時(shí)序tWCtWtAWtDWtDHtWR寫周期

tWC

地址有效下一次地址有效寫時(shí)間

tW

寫命令WE

的有效時(shí)間tAW地址有效片選有效的滯后時(shí)間tWR片選失效下一次地址有效tDW數(shù)據(jù)穩(wěn)定

WE失效tDH

WE失效后的數(shù)據(jù)維持時(shí)間DD預(yù)充電信號(hào)讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動(dòng)態(tài)RAM基本單元電路2.動(dòng)態(tài)RAM(DRAM)讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流為“1”數(shù)據(jù)線CsT字線DDV010110寫入與輸入信息相同寫入時(shí)CS充電為“1”放電為“0”T3T2T1T無(wú)電流有電流單元電路讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…(2)動(dòng)態(tài)RAM芯片舉例①三管動(dòng)態(tài)RAM芯片(Intel1103)讀00000000000D…00單元電路讀寫控制電路…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫11111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…11111…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……0100011111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……1111110100011…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001讀寫控制電路…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001讀寫控制電路…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001讀寫控制電路…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫時(shí)序與控制行時(shí)鐘列時(shí)鐘寫時(shí)鐘WERASCAS

A'6A'0存儲(chǔ)單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲(chǔ)單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動(dòng)數(shù)據(jù)輸入寄存器

DINDOUT~行地址緩存器列地址緩存器③單管動(dòng)態(tài)RAM4116(16K×

1位)外特性DINDOUTA'6A'0~

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs④4116(16K×1位)芯片讀

原理

讀放大器

讀放大器

讀放大器……63000I/O緩沖輸出驅(qū)動(dòng)OUTD

讀放大器

讀放大器

讀放大器………………………06364127128根行線Cs01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCs…⑤4116(16K×1位)芯片寫

原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器

讀放大器630(3)動(dòng)態(tài)RAM時(shí)序

行、列地址分開傳送寫時(shí)序行地址RAS有效寫允許WE有效(高)數(shù)據(jù)

DOUT

有效數(shù)據(jù)

DIN

有效讀時(shí)序行地址RAS有效寫允許WE有效(低)列地址CAS有效列地址CAS有效(4)動(dòng)態(tài)RAM刷新刷新的過(guò)程實(shí)質(zhì)上是先將原存信息讀出，再由刷新放大器形成原信息并重新寫入的再生過(guò)程。規(guī)定在一定時(shí)間內(nèi)，對(duì)DRAM的全部基本單元電路必做一次刷新，一般取2ms，即刷新周期或再生周期。刷新是一行行進(jìn)行的。①集中式---正常讀/寫操作與刷新操作分開進(jìn)行，刷新集中完成。特點(diǎn)：存在一段停止讀/寫操作的死時(shí)間②分散式---將一個(gè)存儲(chǔ)系統(tǒng)周期分成兩個(gè)時(shí)間片，分時(shí)進(jìn)行正常讀/寫操作和刷新操作。特點(diǎn)：不存在停止讀/寫操作的死時(shí)間③異步式---前兩種方式的結(jié)合，每隔一段時(shí)間刷新一次，保證在刷新周期內(nèi)對(duì)整個(gè)存儲(chǔ)器刷新一遍。(4)動(dòng)態(tài)RAM刷新

刷新與行地址有關(guān)①集中刷新（存取周期為0.5

s

）“死時(shí)間率”為128/4000×100%=3.2%“死區(qū)”為0.5

s

×128=64

s

周期序號(hào)地址序號(hào)tc0123871387201tctctctc3999VW01127讀/寫或維持刷新讀/寫或維持3872個(gè)周期（1936

s）

128個(gè)周期（64

s）

刷新時(shí)間間隔（2ms）刷新序號(hào)??????tcXtcY??????以128×128矩陣為例“死時(shí)間率”為32/4000×100%=0.8%“死區(qū)”為0.5μs×32=16μs周期序號(hào)地址序號(hào)tc0123967396801tctctctc3999VW0131讀/寫或維持刷新讀/寫或維持3968個(gè)周期（1984）32個(gè)周期（16）刷新時(shí)間間隔（2ms）刷新序號(hào)???????μsμstcXtcY??????設(shè)以32

×32矩陣為例，存取周期為0.5μs，那么該種DRAM的“死區(qū)”時(shí)間和“死時(shí)間率”各為多少？(4)動(dòng)態(tài)RAM刷新tC=tM+tR讀寫刷新無(wú)“死區(qū)”②

分散刷新（存取周期為1μs）(存取周期為0.5μs+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)讀寫周期以128

×128矩陣為例每隔128μs就可以將存儲(chǔ)芯片全部刷新一遍，比容許的時(shí)間間隔2ms小的多。③分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于128×128的存儲(chǔ)芯片（存取周期為0.5

s

）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”“死區(qū)”為0.5

s

若每隔15.6

s（2000/128）刷新一行每行每隔2ms刷新一次3.動(dòng)態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲(chǔ)原理集成度芯片引腳功耗價(jià)格速度刷新電容觸發(fā)器高低少多小大低高慢快有無(wú)主存緩存四、只讀存儲(chǔ)器1.掩模ROM(MROM)行列選擇線交叉處有MOS管為“1”行列選擇線交叉處無(wú)MOS管為“0”2.PROM(一次性編程)VCC行線列線熔絲熔絲斷為“0”為“1”熔絲未斷4.2主存儲(chǔ)器3.EPROM(多次性編程)(1)N型溝道浮動(dòng)?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動(dòng)?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動(dòng)?xùn)?/p>

SiO2+++++___

四、只讀存儲(chǔ)器4.2主存儲(chǔ)器…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲(chǔ)矩陣……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳PD/ProgrPD/Progr功率下降/編程輸入端

讀出時(shí)為低電平四、只讀存儲(chǔ)器4.2主存儲(chǔ)器4.EEPROM(多次性編程)電可擦寫局部擦寫全部擦寫5.FlashMemory(閃速型存儲(chǔ)器)比EEPROM快EPROM價(jià)格便宜集成度高EEPROM電可擦洗重寫具備RAM功能四、只讀存儲(chǔ)器4.2主存儲(chǔ)器用1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器？片

五、存儲(chǔ)器與CPU的連接1.存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）10根地址線8根數(shù)據(jù)線DD……D0479AA0???21142114CSWE2片4.2主存儲(chǔ)器(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線？片2片1K×8位1K×8位D7D0???????????????WEA1A0???A9CS0A10

1CS1

五、存儲(chǔ)器與CPU的連接4.2主存儲(chǔ)器(3)字、位擴(kuò)展用1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片8片

五、存儲(chǔ)器與CPU的連接4.2主存儲(chǔ)器

2.存儲(chǔ)器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲(chǔ)芯片(6)其他時(shí)序、負(fù)載

五、存儲(chǔ)器與CPU的連接4.2主存儲(chǔ)器例4.1

解:

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號(hào)CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1CPU與存儲(chǔ)器的連接圖………例4.2

P95課后作業(yè)，下堂課上交并講解4.2主存儲(chǔ)器4.2主存儲(chǔ)器4.2主存儲(chǔ)器例4.3

設(shè)CPU有20根地址線，16根數(shù)據(jù)線。并用IO/M作訪存控制信號(hào)。RD為讀命令，WR為寫命令。CPU可通過(guò)BHE和A0來(lái)控制按字節(jié)或按字兩種形式訪問(wèn)。問(wèn)題：1.CPU按字節(jié)訪問(wèn)和按字訪問(wèn)的地址范圍各是多少？2.CPU按字節(jié)訪問(wèn)時(shí)需要分奇偶體，且最大64KB為系統(tǒng)程序區(qū)，與其相鄰的64KB為用戶程序區(qū)。寫出每片存儲(chǔ)芯片所對(duì)應(yīng)的二進(jìn)制地址碼。3.畫出對(duì)應(yīng)上述范圍的CPU與存儲(chǔ)芯片的連接圖。4.2主存儲(chǔ)器六、存儲(chǔ)器的校驗(yàn)1.海明碼

4.2主存儲(chǔ)器海明碼是一種可以糾正一位差錯(cuò)的編碼。它是利用在信息位為n位，增加k位冗余位，構(gòu)成一個(gè)n+k位的海明碼字，然后用k個(gè)檢測(cè)關(guān)系式產(chǎn)生的k個(gè)校正因子來(lái)區(qū)分無(wú)錯(cuò)和在碼字中的n+k個(gè)不同位置的一位錯(cuò)。海明碼的編碼效率為：R=n/(n+k)，式中n為信息位位數(shù)，k為增加冗余位位數(shù)。漢明碼的組成需增添？位檢測(cè)位檢測(cè)位的位置？檢測(cè)位的取值？2k

≥

n+k+1檢測(cè)位的取值與該位所在的檢測(cè)“小組”中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成漢明碼的三要素2.漢明碼的組成2i

(i=0，1，2，3，，k-1)…六、存儲(chǔ)器的校驗(yàn)4.2主存儲(chǔ)器各檢測(cè)位Ci

所承擔(dān)的檢測(cè)小組為gi

小組獨(dú)占第2i－1

位gi和gj

小組共同占第2i－1+2j－1

位gi、gj和gl

小組共同占第2i－1+2j－1+2l－1

位C1檢測(cè)的g1小組包含第1，3，5，7，9，11，…C2檢測(cè)的g2小組包含第2，3，6，7，10，11，…C4檢測(cè)的g3小組包含第4，5，6，7，12，13，…C8檢測(cè)的g4小組包含第8，9，10，11，12，13，14，15，24，…六、存儲(chǔ)器的校驗(yàn)4.2主存儲(chǔ)器例4.4求0101按“偶校驗(yàn)”配置的漢明碼解：∵n=4根據(jù)2k

≥n+k+1得k=3漢明碼排序如下:二進(jìn)制序號(hào)名稱1234567C1C2C40∴0101的漢明碼為

0100101010110六、存儲(chǔ)器的校驗(yàn)4.2主存儲(chǔ)器按配偶原則配置0011的漢明碼二進(jìn)制序號(hào)名稱1234567C1C2C41000011解：∵n=4根據(jù)2k

≥n+k+1取k=3C1=357=1C2=367=0C4=567=0∴0011的漢明碼為

1000011練習(xí)13.漢明碼的糾錯(cuò)過(guò)程形成新的檢測(cè)位Pi

，如增添3位（k=3），新的檢測(cè)位為P4P2P1

。以k=3為例，Pi

的取值為P1=13

57P2=23

67P4=45

67對(duì)于按“偶校驗(yàn)”配置的漢明碼不出錯(cuò)時(shí)P1=0，P2=0，P4=0C1C2C4其位數(shù)與增添的檢測(cè)位有關(guān)，P1=1357=0無(wú)錯(cuò)P2=2367=1有錯(cuò)P4=4567=1有錯(cuò)∴P4P2P1=110第6位出錯(cuò)，可糾正為0100101，故要求傳送的信息為

0101。糾錯(cuò)過(guò)程如下例4.5解：

已知接收到的漢明碼為0100111（按配偶原則配置）試問(wèn)要求傳送的信息是什么?

練習(xí)2P4=4567=1P2=2367=0P1=1357=0∴P4P2P1=100第4位錯(cuò)，可不糾寫出按偶校驗(yàn)配置的漢明碼0101101的糾錯(cuò)過(guò)程練習(xí)3按配奇原則配置0011的漢明碼配奇的漢明碼為0101011六、存儲(chǔ)器的校驗(yàn)4.2主存儲(chǔ)器七、提高訪存速度的措施采用高速器件

調(diào)整主存結(jié)構(gòu)1.單體多字系統(tǒng)W位W位W位W位W位

地址寄存器

主存控制器......單字長(zhǎng)寄存器數(shù)據(jù)寄存器存儲(chǔ)體采用層次結(jié)構(gòu)Cache–主存增加存儲(chǔ)器的帶寬4.2主存儲(chǔ)器2.多體并行系統(tǒng)(1)高位交叉M0……M1……M2M3…………體內(nèi)地址體號(hào)體號(hào)地址000000000001001111010000010001011111100000100001101111110000110001111111順序編址各個(gè)體并行工作M0地址01……n－1M1nn+1……2n－1M22n2n+13n－1M33n3n+14n－1…………地址譯碼體內(nèi)地址體號(hào)體號(hào)(1)高位交叉M0……M1……M2M3…………

體號(hào)體內(nèi)地址地址000000000001000010000011000100000101000110000111111100111101111110111111(2)低位交叉各個(gè)體輪流編址M0地址04……4n－4M115……4n－3M2264n－2M3374n－1…………地址譯碼

體號(hào)體內(nèi)地址

體號(hào)(2)低位交叉各個(gè)體輪流編址低位交叉的特點(diǎn)在不改變存取周期的前提下，增加存儲(chǔ)器的帶寬時(shí)間單體訪存周期單體訪存周期啟動(dòng)存儲(chǔ)體0啟動(dòng)存儲(chǔ)體1啟動(dòng)存儲(chǔ)體2啟動(dòng)存儲(chǔ)體3

設(shè)四體低位交叉存儲(chǔ)器，存取周期為T，總線傳輸周期為τ，為實(shí)現(xiàn)流水線方式存取，應(yīng)滿足T＝4τ。連續(xù)讀取4個(gè)字所需的時(shí)間為T＋(4

－1)τ七、提高訪存速度的措施4.2主存儲(chǔ)器(3)存儲(chǔ)器控制部件（簡(jiǎn)稱存控）易發(fā)生代碼丟失的請(qǐng)求源，優(yōu)先級(jí)最高嚴(yán)重影響CPU工作的請(qǐng)求源，給予次高優(yōu)先級(jí)控制線路排隊(duì)器節(jié)拍發(fā)生器QQCM來(lái)自各個(gè)請(qǐng)求源

…主脈沖存控標(biāo)記觸發(fā)器七、提高訪存速度的措施4.2主存儲(chǔ)器3.高性能存儲(chǔ)芯片(1)SDRAM(同步DRAM)在系統(tǒng)時(shí)鐘的控制下進(jìn)行讀出和寫入CPU無(wú)須等待(2)RDRAM由Rambus開發(fā)，主要解決存儲(chǔ)器帶寬問(wèn)題(3)帶Cache的DRAM在DRAM的芯片內(nèi)集成了一個(gè)由SRAM組成的Cache，有利于猝發(fā)式讀取

七、提高訪存速度的措施4.2主存儲(chǔ)器4.3高速緩存一、概述1.問(wèn)題的提出避免CPU“空等”現(xiàn)象CPU和主存（DRAM）的速度差異緩存CPU主存容量小速度高容量大速度低程序訪問(wèn)的局部性原理2.Cache的工作原理(1)主存和緩存的編址主存和緩存按塊存儲(chǔ)塊的大小相同B為塊長(zhǎng)~~~~……主存塊號(hào)主存儲(chǔ)器012m－1字塊0字塊1字塊M－1主存塊號(hào)塊內(nèi)地址m位b位n位M塊B個(gè)字緩存塊號(hào)塊內(nèi)地址c位b位C塊B個(gè)字~~~~……字塊0字塊1字塊C－1012c－1標(biāo)記Cache緩存塊號(hào)M0……M1……M2M3…………體內(nèi)地址體號(hào)體號(hào)地址000000000001001111010000010001011111100000100001101111110000110001111111講過(guò)內(nèi)容(2)命中與未命中緩存共有C塊主存共有M塊M>>C主存塊調(diào)入緩存主存塊與緩存塊建立了對(duì)應(yīng)關(guān)系用標(biāo)記記錄與某緩存塊建立了對(duì)應(yīng)關(guān)系的主存塊號(hào)命中未命中主存塊與緩存塊未建立對(duì)應(yīng)關(guān)系主存塊未調(diào)入緩存2.Cache的工作原理(3)Cache的命中率CPU欲訪問(wèn)的信息在Cache中的比率命中率與Cache的容量與塊長(zhǎng)有關(guān)一般每塊可取4~8個(gè)字塊長(zhǎng)取一個(gè)存取周期內(nèi)從主存調(diào)出的信息長(zhǎng)度CRAY_116體交叉塊長(zhǎng)取16個(gè)存儲(chǔ)字

IBM370/1684體交叉

塊長(zhǎng)取4個(gè)存儲(chǔ)字（64位×4

=

256位）4.3高速緩存一、概述(4)Cache–主存系統(tǒng)的效率效率e

與命中率有關(guān)

設(shè)Cache命中率為h，訪問(wèn)Cache的時(shí)間為tc

，

訪問(wèn)主存的時(shí)間為tm

則

e=×100%tc

h

×

tc+(1－h(huán))×tm訪問(wèn)Cache的時(shí)間平均訪問(wèn)時(shí)間

e=×100%4.3高速緩存一、概述3.Cache的基本結(jié)構(gòu)Cache替換機(jī)構(gòu)Cache存儲(chǔ)體主存Cache地址映射變換機(jī)構(gòu)由CPU完成4.3高速緩存一、概述4.Cache的讀寫操作

訪問(wèn)Cache取出信息送CPU

訪問(wèn)主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問(wèn)地址

開始是否是否讀4.3高速緩存一、概述Cache和主存的一致性4.Cache的讀寫操作寫寫直達(dá)法（Write–through）寫回法（Write–back）寫操作時(shí)數(shù)據(jù)既寫入Cache又寫入主存

寫操作時(shí)只把數(shù)據(jù)寫入Cache而不寫入主存當(dāng)Cache數(shù)據(jù)被替換出去時(shí)才寫回主存

寫操作時(shí)間就是訪問(wèn)主存的時(shí)間，讀操作時(shí)不涉及對(duì)主存的寫操作，更新策略比較容易實(shí)現(xiàn)寫操作時(shí)間就是訪問(wèn)Cache的時(shí)間，讀操作Cache失效發(fā)生數(shù)據(jù)替換時(shí)，被替換的塊需寫回主存，增加了Cache的復(fù)雜性5.Cache的改進(jìn)(1)增加Cache的級(jí)數(shù)片載（片內(nèi)）Cache片外Cache(2)統(tǒng)一緩存和分立緩存指令Cache數(shù)據(jù)Cache與主存結(jié)構(gòu)有關(guān)與指令執(zhí)行的控制方式有關(guān)是否流水Pentium8K指令Cache8K數(shù)據(jù)CachePowerPC62032K指令Cache

32K數(shù)據(jù)Cache

字塊2m－1

字塊2c+1

字塊2c+1－1

字塊2c

+1

字塊2c

字塊2c－1

字塊1字塊0………主存儲(chǔ)體字塊1

標(biāo)記字塊0

標(biāo)記字塊2c－1標(biāo)記Cache存儲(chǔ)體t位012c－1…

字塊字塊地址

主存字塊標(biāo)記t位c

位b

位主存地址比較器（t位）=≠不命中有效位=1？*m位Cache內(nèi)地址否是命中二、地址映射1.直接映射每個(gè)緩存塊

i可以和若干個(gè)主存塊對(duì)應(yīng)每個(gè)主存塊

j只能和一個(gè)緩存塊對(duì)應(yīng)i=j

mod

C

字塊2c+1

字塊2c字塊0字塊04.3高速緩存2.全相聯(lián)映射主存中的任一塊可以映射到緩存中的任一塊字塊2m－1字塊2c－1字塊1

字塊0……字塊2c－1字塊1字塊0…標(biāo)記標(biāo)記標(biāo)記主存字塊標(biāo)記

字塊內(nèi)地址主存地址m=t+c

位b位m

=

t+cCache存儲(chǔ)器主存儲(chǔ)器

字塊0二、地址映射4.3高速緩存字塊2m－1字塊2c-r+1

字塊2c-r+

1

字塊2c-r字塊2c-r

－

字塊1字塊0………字塊3標(biāo)記字塊1標(biāo)記字塊2c－1標(biāo)記字塊2標(biāo)記字塊0標(biāo)記字塊2c－2標(biāo)記…………

字塊內(nèi)地址組地址主存字塊標(biāo)記s=t+r位q=

c－r位b位組012c-r－1主存地址Cache主存儲(chǔ)器m位共Q組，每組內(nèi)兩塊（r=1)1某一主存塊

j按模Q映射到緩存的第i

組中的任一塊i=j

mod

Q直接映射全相聯(lián)映射3.組相聯(lián)映射字塊0字塊1字塊0

字塊2c-r

字塊2c-r+1二、地址映射4.3高速緩存三、替換算法1.先進(jìn)先出（FIFO）算法2.近期最少使用（LRU）算法小結(jié)某一主存塊只能固定映射到某一緩存塊直接全相聯(lián)組相聯(lián)某一主存塊能映射到任一緩存塊某一主存塊只能映射到某一緩存組中的任一塊不靈活成本高4.3高速緩存4.4輔助存儲(chǔ)器一、概述計(jì)算機(jī)中的存儲(chǔ)器分為主存儲(chǔ)器和輔助存儲(chǔ)器兩大類。主存儲(chǔ)器用來(lái)存放需立即使用的程序和數(shù)據(jù)，要求存取速度快，通常由半導(dǎo)體存儲(chǔ)器構(gòu)成。輔助存儲(chǔ)器用于存放當(dāng)前不需立即使用的信息，一旦需要，再和主存成批地交換數(shù)據(jù)。它作為主存的后備和補(bǔ)充，是主機(jī)的外部設(shè)備，因此又稱為外存儲(chǔ)器。輔助存儲(chǔ)器的特點(diǎn)是容量大、成本低，通常在斷電后仍能保存信息，是“非易失性”存儲(chǔ)器，其中大部分存儲(chǔ)介質(zhì)還能脫機(jī)保存信息。當(dāng)前市場(chǎng)上流行的輔助存儲(chǔ)器主要有磁表面存儲(chǔ)器、光存儲(chǔ)器和半導(dǎo)體存儲(chǔ)器等。4.4輔助存儲(chǔ)器一、概述1.特點(diǎn)不直接與CPU交換信息2.磁表面存儲(chǔ)器的技術(shù)指標(biāo)(1)記錄密度對(duì)于磁盤存儲(chǔ)器，磁道是磁盤表面上的許多同心圓。在有多個(gè)盤片構(gòu)成的盤組中，由處于同一半徑的磁道組成的一個(gè)圓柱面，稱為柱面。沿磁盤半徑方向單位長(zhǎng)度的磁道數(shù)稱為道密度

Dt，各磁道上所有記錄的信息量是相同的。道密度的單位是道／英寸(trackperinch，簡(jiǎn)稱TPI)或道／毫米TPM。單位長(zhǎng)度磁道所能記錄二進(jìn)制信息的位數(shù)叫位密度或線密度Db。單位是位／英寸bpi(bitsperinch)或位／毫米bpm。指最內(nèi)圈磁道上的位密度（最大位密度）。4.4輔助存儲(chǔ)器一、概述存儲(chǔ)容量C=？(2)存儲(chǔ)容量存儲(chǔ)容量指磁表面存儲(chǔ)器所能存儲(chǔ)的二進(jìn)制信息總量。一般用字節(jié)為單位。磁盤存儲(chǔ)器有格式化容量和非格式化容量?jī)蓚€(gè)指標(biāo)。格式化容量指按照某種特定的記錄格式所能存儲(chǔ)信息的總量，也就是用戶真正可以使用的容量。非格式化容量是磁記錄表面可以利用的磁化單元總數(shù)。將磁盤存儲(chǔ)器用于計(jì)算機(jī)系統(tǒng)中，必須首先進(jìn)行格式化操作，然后才能供用戶記錄信息，格式化容量一般約為非格式化容量的60%～70%。C=每磁道記錄的二進(jìn)制代碼數(shù)s×每盤面磁道數(shù)k×盤面數(shù)n4.4輔助存儲(chǔ)器一、概述(3)平均尋址時(shí)間尋址時(shí)間包括兩部分：一是磁頭尋找目標(biāo)磁道所需的找道時(shí)間ts；二是找到磁道以后，磁頭等待所需要讀寫的區(qū)段旋轉(zhuǎn)到它的下方所需要的等待時(shí)間tw。由于尋找相鄰磁道和從最外面磁道找到最里面磁道所需的時(shí)間不同，磁頭等待不同區(qū)段所花的時(shí)間也不同，因此，取它們的平均值，稱作平均尋址時(shí)間Ta，它由平均找道時(shí)間tsa和平均等待時(shí)間twa組成： Ta＝Tsa+Twa＝(tsmax+tsmin)/2+(twmax+twmin)/2輔存的速度尋址時(shí)間磁頭讀寫時(shí)間4.4輔助存儲(chǔ)器一、概述(4)數(shù)據(jù)傳輸率Dr

=

Db

×V磁表面存儲(chǔ)器在單位時(shí)間內(nèi)與主機(jī)之間傳送數(shù)據(jù)的位數(shù)或字節(jié)數(shù)，叫數(shù)據(jù)傳輸率Dr。為確保主機(jī)與磁表面存儲(chǔ)器之間傳輸信息不丟失，傳輸率與存儲(chǔ)設(shè)備和主機(jī)接口邏輯兩者有關(guān)。從設(shè)備方面考慮，傳輸率等于記錄密度Db和記錄介質(zhì)的運(yùn)動(dòng)速度V的乘積。從主機(jī)接口邏輯考慮，應(yīng)有足夠快的傳送速度接收／發(fā)送信息，以便主機(jī)與輔存之間的傳輸正確無(wú)誤。(5)誤碼率出錯(cuò)信息位數(shù)與讀出信息的總位數(shù)之比二、磁記錄原理和記錄方式1.磁記錄原理寫局部磁化單元載磁體寫線圈SNI局部磁化單元寫線圈SN鐵芯磁通磁層寫入“0”寫入“1”I4.4輔助存儲(chǔ)器磁表面存儲(chǔ)器通過(guò)磁頭和記錄介質(zhì)的相對(duì)運(yùn)動(dòng)完成寫入和讀出。N讀線圈S讀線圈SN鐵芯磁通磁層運(yùn)動(dòng)方向運(yùn)動(dòng)方向ssttffee讀出“0”讀出“1”讀1.磁記錄原理二、磁記錄原理和記錄方式4.4輔助存儲(chǔ)器2.磁表面存儲(chǔ)器的記錄方式磁記錄方式是一種編碼方法，指的是按照某種規(guī)律將一連串二進(jìn)制數(shù)字信息變換成存儲(chǔ)介質(zhì)磁層的相應(yīng)磁化翻轉(zhuǎn)形式，并經(jīng)讀寫控制電路實(shí)現(xiàn)這種轉(zhuǎn)換規(guī)律。采用高效可靠的記錄方式，是提高記錄密度的有效途徑之一。幾種常見的磁記錄方式的寫入電流波形，也是磁層上相應(yīng)位置所記錄的理想磁化狀態(tài)或磁化強(qiáng)度。2.磁表面存儲(chǔ)器的記錄方式

給磁頭寫入線圈送入的一串脈沖電流中，正脈沖表示“1”，負(fù)脈沖表示“0”，從而使磁層在記錄“1”時(shí)從未磁化狀態(tài)轉(zhuǎn)變到某一方向的飽和磁化狀態(tài)，而在記錄“0”時(shí)從未磁化狀態(tài)轉(zhuǎn)變到另一方向的飽和磁化狀態(tài)。在兩位信息之間，線圈里的電流為零，這是歸零制的特點(diǎn)。因磁層為硬磁材料，采用這種方法去磁比較麻煩，也就是說(shuō)改寫磁層上的記錄比較困難，改寫時(shí)，一般先去磁，后寫入。(1)歸零制(RZ)2.磁表面存儲(chǔ)器的記錄方式

在記錄信息時(shí)，磁頭線圈里如果沒有正向電流就必有反向電流，而沒有無(wú)電流的狀態(tài)，為不歸零制。磁層不是正向被飽和磁化就是反向被飽和磁化，當(dāng)連續(xù)寫入“1”或“0”時(shí)，寫電流的方向是不改變的。因此，這種記錄方式比歸零制減少了磁化翻轉(zhuǎn)的次數(shù)。(2)不歸零制(NRZ)2.磁表面存儲(chǔ)器的記錄方式

和不歸零制一樣，記錄信息時(shí)，磁頭線圈中始終有電流通過(guò)。不同之處在于，流過(guò)磁頭的電流只有在記錄“1”時(shí)變化方向，使磁層磁化方向翻轉(zhuǎn)；記錄“0”時(shí)，電流方向不變，磁層保持原來(lái)的磁化方向。因此稱為“見1就翻的不歸零制”。(3)見“1”就翻的不歸零制(NRZ1)2.磁表面存儲(chǔ)器的記錄方式

調(diào)相制又稱相位編碼(PE)，它是利用兩個(gè)相位相差180°的磁化翻轉(zhuǎn)方向代表數(shù)據(jù)“0”和“1”。也就是說(shuō)，假定記錄數(shù)據(jù)“0”時(shí)，規(guī)定磁化翻轉(zhuǎn)的方向由負(fù)變?yōu)檎?，則記錄數(shù)據(jù)“1”時(shí)從正變?yōu)樨?fù)。當(dāng)連續(xù)出現(xiàn)兩個(gè)或兩個(gè)以上“1”或“0”時(shí)，為了維持上述原則，在位周期起始處也要翻轉(zhuǎn)一次。(4)調(diào)相制(PM)2.磁表面存儲(chǔ)器的記錄方式

調(diào)頻制的記錄規(guī)則是，記錄“1”時(shí)，不僅在位周期的中心產(chǎn)生磁化翻轉(zhuǎn)，而且在位與位之間也必須翻轉(zhuǎn)。記錄“0”時(shí)，位周期中心不產(chǎn)生磁化翻轉(zhuǎn)，但位與位之間的邊界處要翻轉(zhuǎn)一次。由于記錄數(shù)據(jù)“1”時(shí)磁化翻轉(zhuǎn)的頻率為記錄數(shù)據(jù)“0”時(shí)的兩倍，因此又稱“倍頻制”。(5)調(diào)頻制(FM)2.磁表面存儲(chǔ)器的記錄方式

這種記錄方式基本上與調(diào)頻制相同，即記錄數(shù)據(jù)“1”時(shí)在位周期中心磁化翻轉(zhuǎn)一次，記錄數(shù)據(jù)“0”時(shí)不翻轉(zhuǎn)。區(qū)別在于只有連續(xù)記錄兩個(gè)或兩個(gè)以上“0”時(shí)，才在位周期的起始位置翻轉(zhuǎn)一次，而不是在每個(gè)位周期的起始處都翻轉(zhuǎn)。(6)改進(jìn)調(diào)頻制(MFM)011100010數(shù)據(jù)序列MFMT位周期2.磁表面存儲(chǔ)器的記錄方式011100010數(shù)據(jù)序列RZNRZNRZ1PMFMMFMT位周期例NRZ1的讀出代碼波形0110010數(shù)據(jù)序列驅(qū)動(dòng)電流磁通變化感應(yīng)電勢(shì)同步脈沖讀出代碼二、磁記錄原理和記錄方式4.4輔助存儲(chǔ)器三、硬磁盤存儲(chǔ)器1.硬磁盤存儲(chǔ)器的類型(1)固定磁頭（每一個(gè)磁道都對(duì)應(yīng)一個(gè)磁頭）和移動(dòng)磁頭（磁頭在磁盤盤面上徑向移動(dòng)）(2)可換盤和固定盤可換盤存儲(chǔ)器是指磁盤不用時(shí)可以從驅(qū)動(dòng)器中取出脫機(jī)保存。4.4輔助存儲(chǔ)器固定盤存儲(chǔ)器是指磁盤不能從驅(qū)動(dòng)器中取出，更換時(shí)要把整個(gè)“頭盤組合體”一起更換。這種結(jié)構(gòu)的磁盤存儲(chǔ)器稱為溫徹斯特磁盤(WinchesterDisk)。它是目前應(yīng)用最廣，最有代表性的硬磁盤存儲(chǔ)器。三、硬磁盤存儲(chǔ)器2.硬磁盤存儲(chǔ)器結(jié)構(gòu)磁盤控制器磁盤驅(qū)動(dòng)器盤片主機(jī)4.4輔助存儲(chǔ)器磁盤磁盤組主軸磁頭音圈電機(jī)位置檢測(cè)定位驅(qū)動(dòng)模擬控制放大閉環(huán)自動(dòng)控制系統(tǒng)由磁盤控制器送來(lái)的目標(biāo)磁道信號(hào)測(cè)速輸出讀寫臂傳動(dòng)機(jī)構(gòu)主軸定位驅(qū)動(dòng)數(shù)據(jù)控制(1)磁盤驅(qū)動(dòng)器三、硬磁盤存儲(chǔ)器4.4輔助存儲(chǔ)器(2)磁盤控制器接收主機(jī)發(fā)來(lái)的命令，轉(zhuǎn)換成磁盤驅(qū)動(dòng)器的控制命令實(shí)現(xiàn)主機(jī)和驅(qū)動(dòng)器之間的數(shù)據(jù)格式轉(zhuǎn)換控制磁盤驅(qū)動(dòng)器讀寫通過(guò)總線(3)盤片對(duì)主機(jī)對(duì)硬盤（設(shè)備）磁盤控制器是主機(jī)與磁盤驅(qū)動(dòng)器之間的接口由硬質(zhì)鋁合金材料制成三、硬磁盤存儲(chǔ)器4.4輔助存儲(chǔ)器3.磁盤陣列存儲(chǔ)器三、硬磁盤存儲(chǔ)器4.4輔助存儲(chǔ)器廉價(jià)冗余磁盤陣列(RedundentArrayOfInexpensiveDisk，簡(jiǎn)稱RAID)是用多臺(tái)磁盤存儲(chǔ)器組成的大容量外存儲(chǔ)子系統(tǒng)。其基礎(chǔ)是數(shù)據(jù)分塊技術(shù)，即在多個(gè)磁盤上交錯(cuò)存放數(shù)據(jù)，使之可以并行存取。在陣列控制器的組織管理下，能實(shí)現(xiàn)數(shù)據(jù)的并行、交