電子技術(shù)員面試題答案

電子技術(shù)員面試題3、三極管上圖4為S9013,第1腳為E極；第2腳為B極；第3腳為C極；類型：NPN。上圖5為三端穩(wěn)壓管7805,第1腳為輸入端；第2腳為地端；第3腳為輸出端4、畫出一個雙聯(lián)動繼電器在原理圖中的符號。分析右圖6所示，計算并列出公式。A=Vin÷(R2+R3)×R3=15÷(15+12)×1教育資料W嘍要請看上圖7。問題：D1亮還是不亮?為什么?答：D1亮。當(dāng)比較器3腳為6.67V時，1腳輸出為0,非門2腳為1,非門4和6腳為0 三、常見電路制作uuc-2、用方框圖畫一個簡單開關(guān)電源電路。一個三極管，畫出一個與“非門”同等的電路。四、常見數(shù)字電路符號請您填寫以下數(shù)字電路符號名稱五、在插件焊錫生產(chǎn)時常見的人為不良現(xiàn)象有哪些? 1、AC380V經(jīng)整流濾波后，輸出的直流電壓是多少?并用公式列出來。答：_≈537V1.414×380537.323、請問如右圖所示為什么門電路?電子技術(shù)試卷及答案一、填空題(每空1分，共18分)1.PN結(jié)具有性能，即：加電壓時PN結(jié)導(dǎo)通；加電壓時PN結(jié)截止。3.硅晶體三極管的飽和壓降約為V,鍺晶體三極管的飽和壓降約為V。4.一般情況下，晶體三極管的電流放大系數(shù)隨溫度的增加而。5.表征放大器中晶體三極管靜態(tài)工作點(diǎn)的參數(shù)有、和6.對于一個晶體管放大器來說，一般希望其輸入電阻要些，以減輕信號源的負(fù)擔(dān)，輸出電阻要些，以增大帶動負(fù)載的能力。7.邏輯代數(shù)的三種基本運(yùn)算是、和。8.放大電路必須設(shè)置合適的靜態(tài)工作點(diǎn)，否則，輸出信號可能產(chǎn)生1.在半導(dǎo)體內(nèi)部，只有電子是載流子。()2.晶體二極管擊穿后立即燒毀。()電位也總是高于b極電位。()4.放大器的靜態(tài)工作點(diǎn)一經(jīng)設(shè)定后，不會受外界因素的影響。()交流分量表示信號的變化情況。()6.邏輯代數(shù)中的0和1是代表兩種不同的邏輯狀態(tài)，并不表示數(shù)值的大小。()7.與門的邏輯功能可以理解為輸入端有0,則輸出端必為0;只有當(dāng)輸入端全為1時，輸出端為1。()8.負(fù)反饋可以消除放大器本身產(chǎn)生的非線性失真。()1.內(nèi)部自由電子數(shù)量和空穴數(shù)量相等的半導(dǎo)體是()A、P型半導(dǎo)體B、N型半導(dǎo)體C、本征半導(dǎo)體2.晶體三極管的發(fā)射結(jié)正偏，集電極反偏時，則晶體三極管所處的狀態(tài)是()3.晶體管放大器設(shè)置合適的靜態(tài)工作點(diǎn)，以保證放大信號時，三極管()5.二進(jìn)制數(shù)10011轉(zhuǎn)換為十進(jìn)制數(shù)后為()四、問答題與計算題(48分)管為鍺管)。(每題5分，共10分)2.畫出三極管的輸出特性曲線。(8分)3.如圖所示電路中，β=100,,試計算：(15分)(1)放大電路的靜態(tài)工作點(diǎn)；(6分)(2)畫出放大電路的微變等效電路；(3分)(3)求電壓放大倍數(shù)Au、輸入電阻Ri和輸出電阻Ro;(6分)4.如圖所示是一個具有半數(shù)表決功能的電路，試分析它的邏輯功能，寫出邏輯表達(dá)式并列出真值表。(15分)1.單向?qū)щ娦哉蚍聪?.反向擊穿燒毀4.增大7.邏輯乘邏輯加邏輯非1.(1)放大狀態(tài)(2)飽和狀態(tài)0101010100010111該電路有三個輸入變量，兩個輸入為0,則輸出為0;兩個輸入為1,則為1。輸出始終填空題1.穩(wěn)壓二極管起穩(wěn)壓作用時，是工作在其伏安特性的();如果使用一只穩(wěn)壓二極管與負(fù)載并聯(lián)，()起到穩(wěn)壓作用。2.可控整流電路與不可控整流電路的區(qū)別是：①();②()3.晶體管的工作狀態(tài)有()等三種；放大電路中的晶體管應(yīng)該工作在()。4.多級放大電路的級間耦合方式有()等三種；而集成運(yùn)算放大器中級間耦合方式一般5.功率放大電路有如下三種工作方式();要消除互補(bǔ)對稱功率放大電路輸出波形的交越失真，電路應(yīng)采取()放大方式。6.穩(wěn)壓二極管起穩(wěn)壓作用時，是工作在其伏安特性的();如果使用一只穩(wěn)壓二極管與負(fù)載并聯(lián)，()起到穩(wěn)壓作用。7.單相半波整流電路與單相橋式整流電路的區(qū)別是：①()②()8.晶體管的工作狀態(tài)有()等三種；數(shù)字電路中的晶體管應(yīng)該工作在()。9.多級放大電路的級間耦合方式有()等三種；而集成運(yùn)算放大器中級間耦合方式一般10.功率放大電路有如下三種工作方式();要消除互補(bǔ)對稱功率放大電路輸出波形的交越失真，電路應(yīng)采取()放大方式。答案1、反向特性穩(wěn)壓二極管3、飽和放大截止放大區(qū)4、直接耦合阻容耦合變壓器耦合直接耦合7、半波整流電路有半波輸出，為0.45*電源電壓全波整流電路有全波輸出，為0.9*電源電壓電子技術(shù)基礎(chǔ)一、題號二三四得分得分 共20分)1、電子電路中的信號可以分為兩類，一類是在時間和幅度上都是連續(xù)的信號，稱為模擬信號；另一類在時間和幅度上都是離散的信號，稱為_數(shù)字信號(脈沖信號)。2、晶體二極管具有特性。3、半導(dǎo)體是導(dǎo)電能力介于導(dǎo)體和絕緣體之間的物質(zhì)，它具有熱敏性，雜敏性，光敏性等特殊性質(zhì)，利用這些性質(zhì)可以制造出各種具有不同性能的半導(dǎo)體器件。4、共集電極放大電路又稱射極輸出器，它的電壓放大倍數(shù)接近于1,輸出信號與輸入信號同相，輸入電阻大，輸出電阻小。5、若在放大電路中引入電壓串聯(lián)負(fù)反饋，則可以穩(wěn)定輸出電壓,并使輸入電阻增大。6、單管共射極放大器，當(dāng)工作點(diǎn)Q選擇較低時，易出現(xiàn)失真。7、8421BCD碼10000111.0011對應(yīng)的十進(jìn)制數(shù)為o8、邏輯函數(shù)的表示方法通常有四種，分別為真值表、邏輯函數(shù)表達(dá)式(表達(dá)式)、邏輯電路圖(邏輯圖)和卡諾圖。9、常用的集成組合邏輯電路器件有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器等。10、當(dāng)變量A、B、C分別為1、0、0時，(A+B+C)AB=_0。11、TTL或非門多余輸入端的處理方法是接低平，接地，與其他引腳連在一起。12、當(dāng)多個三態(tài)門的輸出端連在一條總線上時，應(yīng)注意任何時刻只能有一個門電路處于工作態(tài)。13、在組合邏輯電路中，當(dāng)輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)虛假過渡干擾脈沖的現(xiàn)象稱為競爭冒險。14、將數(shù)字信號轉(zhuǎn)換為模擬信號，應(yīng)選用15、A/D轉(zhuǎn)換的過程可分為采樣、保持、量化、編碼4個步驟。16、A/D轉(zhuǎn)換器兩個最重要的指標(biāo)是分辨率和轉(zhuǎn)換速度。17、能完成兩個一位二進(jìn)制數(shù)相加，并考慮到低位進(jìn)位的器件稱為018、實(shí)現(xiàn)將公共數(shù)據(jù)上的數(shù)字信號按要求分配到不同電路中去的電路叫19、0C門在使用時輸出端應(yīng)接上拉電阻和電源。20、TTL非門的灌電流負(fù)載發(fā)生在輸出低_電平情況下，負(fù)載電流越大，則輸出電平越二、選擇題(每選對一項(xiàng)得1分，共20分)1、用一只伏特表測量一只接在電路中的穩(wěn)壓二極管的電壓，讀數(shù)只有0.7伏，這種情況表明該穩(wěn)壓二極管(B)。(C)處于擊穿狀態(tài)(D)以上各項(xiàng)都不是(A)直接耦合放大電路中所引入的負(fù)反饋(B)只有放大直流信號時才有的負(fù)反饋(C)在直流通路中的負(fù)反饋(D)以上各項(xiàng)都不是(C)電流并聯(lián)(D)電壓并聯(lián)6、直接耦合放大電路存在零點(diǎn)漂移的原因是(C)。(A)電阻阻值有誤差(B)晶體管參數(shù)的分散性(C)晶體管參數(shù)受溫度影響(D)電源電壓不穩(wěn)定9、一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有(D)個。11、用0、1兩個符號對100個信息進(jìn)行編碼，則至少需要(B)12、相鄰兩組編碼只有一位不同的編碼是(D)(C)余3碼(D)格雷碼13、一只四輸入端與非門，使其輸出為0的輸入變量取值組合有(D)14、已知某電路的真值表如題表所示，該電路的邏輯表達(dá)式為(C)。教育資料1FABCF00I1010110I1111說法是錯誤的：(A)輸入端懸空會造成邏輯出錯(B)輸入端接510kΩ的大電阻到地相當(dāng)于接高電平(C)輸入端接510Ω的小電阻到地相當(dāng)于接低電平(D)輸入端接低電平時有電流從門中流出16、TTL與非門的低電平輸入電流為1.0mA,高電平輸入電流為10μA,最大灌電流為8mA,最大拉電流為400μA,則其扇出系數(shù)為N=(A)。17、下列電路中，不屬于組合邏輯電路的是(C)。(A)譯碼器(B)全加器(C)寄存器(D)編碼器18、組合邏輯電路中的險象是由于(C)引起的。(A)電路未達(dá)到最簡(B)電路有多個輸出(C)電路中的時延(D)邏輯門類型不同19、題圖所示為某時序邏輯電路的時序圖，由此可判定該時序電路具(A)十進(jìn)制計數(shù)器(B)九進(jìn)制計數(shù)器(C)四進(jìn)制計數(shù)器(D)八進(jìn)制計數(shù)器20、由555定時器構(gòu)成的電路如題圖該電路的名稱是(C)。(A)單穩(wěn)態(tài)觸發(fā)器(B)施密特觸發(fā)器(C)多諧振蕩器(D)RS觸發(fā)器三、判斷題(每空1分，共15分)3、(×)若放大電路的放大倍數(shù)為負(fù)，則引入的反饋一定是負(fù)的，在()內(nèi)打×。四、分析與計算題(共45分)1、(3分)如果將一個二極管看做電阻，它和一般由導(dǎo)體構(gòu)成的電阻有何區(qū)答：將二極管看做一個電阻，其明顯的特點(diǎn)是非線性特性。而一般由導(dǎo)體(1)二極管的正反向電阻，其數(shù)值相差懸殊。正向電阻很小，而反向電阻(2)二極管具有負(fù)溫度系數(shù)，而導(dǎo)體構(gòu)成的電阻具有正溫度系數(shù)。2、(3分)一個晶體三極管接在放大電路中，看不出它的型號，也無具他標(biāo)志，測得它的三個電極對地的電位分別如個電極的名稱以及半導(dǎo)體材料是硅還是鍺。Zy管，基極電位總是處于中間值，據(jù)此首先判斷出基極。通常發(fā)射結(jié)的電壓對硅材料為0.6～0.7V,對鍺材料約為0.2Zy根據(jù)上述原則.處于中間電位的y極是基極；和y極電位相差0.2V的x極可知這是鍺材料NPN管。3、(12分)題圖(a)所示放大電路，3DG32的rop,=55Ω,其輸出特性曲線(1)(2分)設(shè)輸入一正弦波電流，求輸出電壓的最大可能峰-峰值。(2)(4分)求小信號電壓放大倍數(shù)及其分貝值。(3)(2分)為了使輸出電壓在現(xiàn)有供電條件下達(dá)到極限值，應(yīng)如何調(diào)整偏置電阻Rg?教育資料(4)(4分)為了使輸出電流極限動態(tài)范圍的峰-峰值為5mA,應(yīng)如何調(diào)整電路元件值?(1)按Rc=3kΩ畫負(fù)載線，示于題圖(b)中曲線①。根據(jù)題圖(a)可列出如下方程；于是求得工作點(diǎn)示于圖(b)Q?點(diǎn)。時，器件達(dá)到飽和與放大工作狀態(tài)的分界點(diǎn)，故容許輸入正弦波電流峰-峰值為由曲線圖可得β=50時相應(yīng)的集電極電流峰-峰值為輸出電壓最大可能峰-峰值分貝值4、(6分)某同學(xué)做基本共發(fā)射極放大電路實(shí)驗(yàn)，現(xiàn)有如題圖所示的5種不同接線方式。從正確、合理、方便和實(shí)用等方而綜合衡量，哪一種最為可取?部加到發(fā)射結(jié)有可能損壞晶體管。不慎調(diào)至零值時，可能誤導(dǎo)認(rèn)為電路發(fā)生了其他故障。但故6、(6分)由與非門構(gòu)成的基本RS觸發(fā)器如題圖所示，已知輸入端的電壓波形，試畫出與之對應(yīng)的出與之對應(yīng)的SR教育資料解解R7、(9分)電路如題圖所示，G1、G2均為TTL門電路，其輸出高電平Vau=3.6V,輸出低電平Vo=0.3V,最大允許拉電流Io(mx)=0.4mA,最大允許灌電流Ioa(mx)=30mA,三極管T導(dǎo)通時VBE=0.7V,飽和時Vces=0.3V,發(fā)光二極管正向?qū)〞r壓降Vp=1.4V解：(1)要使發(fā)光二極管V,發(fā)光必須使T通，要使T管飽和導(dǎo)通，必須使G1輸出高電低電平，即A=B=0,C=D=1,因此，當(dāng)且僅當(dāng)(2)為使三極管導(dǎo)通時進(jìn)入飽和狀態(tài)，選擇必須滿足Ip≥Ims,式中可能發(fā)光?三極管β的模擬電子技術(shù)試卷(第1套)教育資料1.雙極型三極管是控制器件，當(dāng)其工作在放大區(qū)時發(fā)射結(jié)需要加偏置，集電結(jié)需要加偏置。場效應(yīng)管是控制器件。區(qū)；在滯回比較器中，運(yùn)算放大器工作在3.在三極管多級放大電路中，已知A?=20,A,=-10,Aa=1,則可知其接法分別為：A是放4.在雙端輸入、單端輸出的差動放大電路中，發(fā)射極Re公共電阻對信號的放大作用無影響，對信號具有抑制作用。差動放大器的共模抑制比Kg=05.設(shè)某一階有源濾波電路的電壓放大倍數(shù)為,則此濾波器為濾波器，其通帶放大倍數(shù)為如圖所示的功率放大電路處于;電路的最大輸出功率為;每個晶體管的管耗為最大輸出功率的二、基本題：(每題5分，共25分)1.如圖所示電路中D為理想元件，已知u=5sinwtV,試對應(yīng)u畫出u?的波形圖。題二、1圖0題二、1圖02.測得電路中NPN型硅管的各級電位如圖所示。試分析管子的工作狀態(tài)(截止、飽和、放大)。3.已知BJT管子兩個電極的電流如圖所示。求另一電極的電流，說明管子的類型(NPN或PNP)并在圓圈中畫出管子。題二、2圖題二、3圖題二、4圖題三圖四、判斷如圖所示電路中引入了何種反饋，并在深度負(fù)反饋條件下計算閉環(huán)放大倍數(shù)。五、電路如圖所示。試用相位條件判斷下面的電路能否振蕩，將不能振蕩的電路加以改正。六、用理想運(yùn)放組成的電壓比較器如圖所示。已知穩(wěn)壓管的正向?qū)▔航礥=0.7V,l?=5V。1.試求比較器的電壓傳輸特性；2.若u=6sinwtV,U為方波如圖所示，試畫出u的波形。(10分)七、理想運(yùn)放電路如圖所示，設(shè)電位器動臂到地的電阻為KR,O≤K≤1。試求該電路電壓增益的調(diào)節(jié)范圍。(10分)題七圖題八圖一uV502.放大狀態(tài)。4.電壓一串聯(lián)、增大、寬。四、反饋組態(tài)為：電壓一串聯(lián)負(fù)反饋五、該放大電路為共基接法，根據(jù)瞬時極性法可知引入了負(fù)反饋，不能振蕩。更正：將變壓器副邊的同名端標(biāo)在“地”的位置即可。iIV011.誤差放大器的同相在下方、反相端在上方。2.電路由四個部分構(gòu)成：(1)由R、R?和R。構(gòu)成的取樣電路；(2)由運(yùn)放構(gòu)成負(fù)反饋誤差放大器；(3)由R和D構(gòu)成基準(zhǔn)電壓電路；(4)由T1和T2復(fù)合管構(gòu)成調(diào)整管。模擬電子技術(shù)試卷(第2套)一、填空題(除6題外，每空1分，共20分)1.穩(wěn)壓管是一種特殊的二極管，它工作在狀態(tài).2.甲類、乙類和甲乙類放大電路中，電路導(dǎo)通角最大；電路效率較高：電路交越失真最大，為了消除交越失真而又有較高的效率一般電路3.直接耦合放大電路存在4.圖1示電路，要求達(dá)到以下效果，應(yīng)該引人什么反饋?(2)希望輸出端接上負(fù)載RL后，Uo(在給定Ui情況下的交流電壓有效值)基本不變，接R(圖1) 0(圖2)二、0CL電路如圖3所示，已知Vcc=12V,R=8Ω,vi為正弦電壓。(10分)教育資料L=10HzL=10Hz=100kHzF/Hz0(圖5)五、在圖示6電路中，設(shè)R=Rr=10KΩ,R?=20KQ,R'=4KQ,兩個輸入電壓Un和U?的波形如圖試寫出Uo的表達(dá)式，并在對應(yīng)的坐標(biāo)上畫出輸出電壓Uo的波形，且標(biāo)上相應(yīng)電壓數(shù)值。(10分)10oa(圖6)(圖7)六、用集成運(yùn)放構(gòu)成的串聯(lián)型穩(wěn)壓電路如圖8所示。在Dz的穩(wěn)壓值Uz=+6V,R1=2kΩ,R2=1kΩ,R3=1kQ時，電源電壓為220V,電路輸出端接負(fù)載電阻R。1.計算輸出電壓Uo的范圍為多少?(12分)2.若T1管的最低管壓降為3V,則變壓器副邊電壓有效值U?應(yīng)為多少伏?3.在(1)和(2)的條件下，若R變化范圍為100～3000,試說明三極管T1在什么時候功耗最大?其值如何?(圖8)七、理想運(yùn)放組成如圖9所示的電壓比較電路。已知運(yùn)放輸出±Uomax=±12V,二極管導(dǎo)通壓降為0.7V,發(fā)光二極管LED導(dǎo)通壓降為1.4V。(12分)1.試回答在什么條件下，LED亮；2.設(shè)LED工作電流為5mA～30mA,確定限流電阻R的范圍；3.若將運(yùn)放Al、A2的同相、反相輸入端位置對換，電路其他接線都不變，畫出變換后的Uo=f(Ui)曲線。(圖9)設(shè)模擬乘法器系數(shù)K=0.5V'。畫出電路原理圖；估算電阻元件的阻值。所選用的電阻值希望在20K～200KΩ的范圍內(nèi)。(12分)參考答案3.3.零點(diǎn)漂移；5.5.差放輸入級、壓放中間級、互補(bǔ)輸出級、偏置電路；三、教育資料以幅度為2V的輸入信號被放大后，將超過最大不失真輸出幅而產(chǎn)生非線性失真。o0ur取R?=20K,則R?=200K,R?=20K,R?=10K,R?=100K,R?=100k,模擬電子技術(shù)試卷(第3套)一.一.填空題(每空1分，共20分)(注：同一題中可能只給出部分“空”的選項(xiàng))1.1.Us=0時，能夠工作在恒流區(qū)的場效應(yīng)管有：02.測得放大電路中某BIT各極直流電位V=12V,V?=11.3V,V?=0V,則該BIT的基極電位等于由材料制成，管型為04.差分放大電路的等效差模輸入信號u等于兩個輸入信號u和u的,等效共模輸入信號u是A.差；B.和；C.平均值；5.互補(bǔ)輸出級通常采用接法，是為了提高?！盎パa(bǔ)”是指兩個類型三極管交替工作。A.負(fù)載能力；B.最大不失真輸出電壓；6.通用型集成運(yùn)放通常采用耦合方式；適合于放大頻率信號；輸入級一般為放大器，其目的是為了07.恒流源在集成運(yùn)放中有兩個作用：一是為各級提供,二是作為有源負(fù)載用來 0 08.信號處理電路中，為了避免50Hz電網(wǎng)電壓的干擾進(jìn)入放大器，應(yīng)該選用濾波器；欲從輸入信號中取出低于20kHz的信號，應(yīng)該選用濾波器。9.由FET構(gòu)成的放大電路也有三種接法，與BIT的三種接法相比，共源放大器相當(dāng)于放大二.二.放大電路及晶體管的輸出特性如圖所示。設(shè)lea=Ues=0.7V。(10分)1.用圖解法確定靜態(tài)工作點(diǎn)I,Uzo;2.確定放大電路最大不失真輸出電壓的有效值U。R?0R.4k段0(10分)(10分)1.1.試指出該放大電路的接法(或稱為組態(tài));3.3.分別寫出A、R和R教育資料已知某電路的頻率特性為(10分)1.1.試畫出對應(yīng)Bode圖(包括幅頻和相頻特性);2.2.在圖中標(biāo)出f和f的位置，說明產(chǎn)生f和f的主要因素是什么?3.3.該放大電路有幾級?耦合方式是什么?五.五.由理想運(yùn)放構(gòu)成的電路如圖所示。(10分)1.1.試判斷電路的反饋極性和反饋類型(或稱為反饋組態(tài));2.2.說明這種反饋類型對放大電路的哪種性能指標(biāo)產(chǎn)生何種影響?3.3.估算相應(yīng)的閉環(huán)放大倍數(shù)A和閉環(huán)放大電壓倍數(shù)A。六.六.如圖所示電路，已知：U=4V和U?=1V。(12分)1.1.當(dāng)開關(guān)S打開時，寫出Ub?和U%之間的關(guān)系式；2.寫出UA與U和U之間的關(guān)系式；3.當(dāng)開關(guān)S閉合時，分別求UL?UUA值(對地的電位);4.設(shè)t=0時將S打開，問經(jīng)過多長時間?=0?題六圖題七圖0M?(1)N0U?(2)N@001.1.定性說明下列正弦波振蕩電路能否起振并產(chǎn)生穩(wěn)幅振蕩，如不能請改正之。2.2.說明該振蕩電路的類型(或者說名稱);題八圖(10分)(10分)3.3.電路參數(shù)的估算和選擇(限流電阻不要求);教育資料題九圖參考答案6.直接、低頻、差動、抑制共模信號；7.穩(wěn)定的直流偏置、電壓放大倍數(shù)；8.帶阻、低通；二、三、中03.放大電路只有一級，為阻容耦合方式。教育資料1.電流一并聯(lián)負(fù)反饋；2.減小輸入電阻，增大輸出電阻，穩(wěn)定輸出電流；六、U=7VUo?=-2VUo3=0VUo?=2U。2=-4V七、00000教育資料2.變壓器反饋式LC振蕩器；2.解法一：UA模擬電子技術(shù)試卷(第4套)一、填空題(本題24分，每空1.5分)2.在OCL乙類功放中，若其最大輸出功率為1W,則電路中功放管(單管)的集電極最大功耗約04.正弦波振蕩器的振蕩條件是06.在放大電路中，為了穩(wěn)定靜態(tài)工作點(diǎn)，應(yīng)引入負(fù)反饋，為了穩(wěn)定放大倍數(shù)應(yīng)引入10.在運(yùn)算電路中，運(yùn)算放大器工作在區(qū)；在滯回比較器中，運(yùn)算放大器工作在二、(共12分)1.二極管電路如圖所示，考慮二極管的正向壓降為0.7V,求輸出電壓U(6分)三、電路如下圖所示，集成運(yùn)放輸出電壓的最大幅值為±14V,寫出u?、u?的表達(dá)式并填表。(12分)0Ro十oR//R五、下圖中β=30,rn=1kΩ,R=300kΩ,Rc=R=5kΩ,R=2kQ,Ue=0.7V,Vcc=24V(本題16分)題五圖六、電路如圖P10.8所示。1.分別標(biāo)出uo?和uo?對地的極性；2.當(dāng)U?=18V,U?2=22V時，畫出uo、Uo2的波形題六圖題七圖教育資料參考答案1.1.反向擊穿；7.7.共集、負(fù)載能力；9.9.電流、正向、反向、電壓；10.10.線性、非線性；三、000四、電壓一串聯(lián)負(fù)反饋五、教育資料1.U對地極性為“正”,U?對地極性為“負(fù)”;??000O企業(yè)面試電子類面試題模擬電路1、基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)2、平板電容公式(C-S/4kd)。(未知)3、最基本的如三極管曲線特性。(未知)4、描述反饋電路的概念，列舉他們的應(yīng)用。(仕蘭微電子)5、負(fù)反饋種類(電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋1、基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)2、平板電容公式(C=ES/4πkd).(未知)3、最基本的如三極管曲線特性。(未知)4、描述反饋電路的概念，列舉他們的應(yīng)用。(仕蘭微電子)5、負(fù)反饋種類(電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋);負(fù)反饋的優(yōu)點(diǎn)(降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴(kuò)展放大器的通頻帶，自動調(diào)節(jié)作用)(未知)6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?有哪些方法?(仕蘭微電子)7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。(未知)8、給出一個查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。(四凸)9、基本放大電路種類(電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器),優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。(未知)10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。(未知)11、畫差放的兩個輸入管。(凹凸)12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個晶體管級的運(yùn)放電路?！妒颂m微電子)13、用運(yùn)算放大器組成一個10倍的放大器。(未知)14、給出一個簡單電路，讓你分析輸出電壓的特性(就是個積分電路),并求輸出端某點(diǎn)的rise/fall時間。(Infineon筆試試題)15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RC<<T時，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。(未知)教育資料16、有源濾波器和無源濾波器的原理及區(qū)別?(新太硬件)17、有一時域信號S=V0sin(2pif0t)+V1cos(2piflt)+2sin(2pif3t+90),當(dāng)其通過低通、帶通、高通濾波器后的信號表示方式。(未知)18、選擇電阻時要考慮什么?(東信筆試題)19、在CMOS電路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個單管你會用P管還是N管，為什么?(仕蘭微電子)20、給出多個mos管組成的電路求5個點(diǎn)的電壓。(Infineon筆試試題)21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述其優(yōu)缺點(diǎn)。(仕蘭微電子)22、畫電流偏置的產(chǎn)生電路，并解釋。(凹凸)23、史密斯特電路，求回差電壓。(華為面試題)24、晶體振蕩器，好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的，12分之一周期...)(華為面試題)教育資料25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。(仕蘭微電子)26、VCO是什么,什么參數(shù)(壓控振蕩器?》(華為面試題)27、鎖相環(huán)有哪幾部分組成?(仕蘭微電子)28、鎖相環(huán)電路組成，振蕩器(比如用D觸發(fā)器如何搭)。(未知)29、求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。(未知》30、如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一—列舉。(未知)31、一電源和一段傳輸線相連(長度為L,傳輸時間為T),畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。(未32、微波電路的匹配電阻。(未知)33、DAC和ADC的實(shí)現(xiàn)各有哪些方法?(仕蘭微電子)教育資料34、A/D電路組成、工作原理。(未知)35、實(shí)際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等。一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細(xì)(所以別把什么都寫上，精通之類的詞也別用太多了),這個東西各個人就不一樣了，不好說什么了。(未知)數(shù)字電路1、同步電路和異步電路的區(qū)別是什么?(仕蘭微電子)2、什么是同步邏輯和異步邏輯?(漢王筆試)同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。3、什么是”線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求?(漢王筆試)線與邏輯是兩個輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用oc門可能使灌電流過大，而燒壞邏輯門，同時在輸出端口應(yīng)加一個上拉電阻。4、什么是Setup和Holdup時間?(漢王筆試)5、setup和holdup時間，區(qū)別.(南山之橋)6、解釋setuptime和holdtime的定義和在時鐘信號延遲時的變化。(未知)7、解釋setup和holdtimeviolation,畫圖說明，并說明解決辦法。(威盛VIA2003.11.06上海筆試試題)Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿(如上升沿有效)T時間到達(dá)芯片，這個T就是建立時間-Setuptime.如不滿足setuptime,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器.建立時間(SetupTime)和保持時間(Holdtime)。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間，如果不滿足建立和保持時間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn)metastability的情況，如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。8、說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。(仕蘭微電子)9、什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?(漢王筆試)在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達(dá)該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。10、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢干筆試)常用邏輯電平：12V,5v,3.3V;TL和CM0S不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMS需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。(飛利浦一大唐筆試)亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達(dá)到一個可確認(rèn)的狀態(tài)。當(dāng)一個觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。12、IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。(南山之橋)13、M00RE與MEELEY狀態(tài)機(jī)的特征。(南山之橋)14、多時域設(shè)計中，如何處理信號跨時域。(南山之橋)15、給了reg的setup,hold時間，求中間組合邏輯的delay范圍。(飛利浦一大唐筆試)16、時鐘周期為T,觸發(fā)器D1的建立時間最大為T1max,最小為TImin。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。(華為)上海筆試試題)18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點(diǎn)。(威盛VIA2003.11.06上海筆試試題)19、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。(威盛VIA2003.11.06上海筆試試題20、給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么,還問給出輸入，使得輸出依賴于關(guān)鍵路徑。(未知)21、邏輯方面數(shù)字電路的卡諾圖化簡，時序(同步異步差異),觸發(fā)器有幾種(區(qū)別，優(yōu)點(diǎn)),全加器等等。(未知)22、卡諾圖寫出邏輯表達(dá)使。(威盛VIA2003.11.06上海筆試試題)23、化簡F(A,B,C,D)=m(1,3,4,5,10.11,12,13,14,15)的和。(威盛〉24、pleaseshowthalsoexplaintheoperationregionofPMOSandMMOSforeac25、TodesignaCWOSinvertorwithbalanceriseandfalltime,plea26、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大?(仕蘭微電子)27、用mos管搭出一個二輸入與非門。(揚(yáng)智電子筆試)30、畫出CMOS的圖，畫出tow-to-onemuxgate,(威盛VIA2003.11.06上海筆試試題)31、用一個二選一mx和一個inw實(shí)現(xiàn)異或。(飛利浦一大唐筆試)33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。(飛利浦一大唐筆試)36、給一個表達(dá)式f=xxxx+xxxx+xXxxx+xxxx用最少數(shù)量的與非門實(shí)現(xiàn)(實(shí)際上就是化簡)。38、為了實(shí)現(xiàn)邏輯(AXORB)0R(CANDD),請選用以下邏輯中的一種，并說明為什么?1)IN2)AND3)0R4)NAND5)NOR6)XOR答案：NAND(未知)39、用與非門等設(shè)計全加法器。(華為)40、給出兩個門電路讓你分析異同，(華為)41、用簡單電路實(shí)現(xiàn)，當(dāng)A為輸入時，輸出B波形為...(仕蘭微電子)42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F(也就是如果A,B,C,D,E中1的個數(shù)比0名，那么F輸出為1,否則F為0),用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。(未知)43、用波形表示D觸發(fā)器的功能。(揚(yáng)智電子筆試)44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。(揚(yáng)智電子筆試)45、用邏輯們畫出D觸發(fā)器。(威盛VIA2003.11.06上海筆試試題)46、畫出DFF的結(jié)構(gòu)圖，用verilog實(shí)現(xiàn)之。(威盛)47、畫出一種CMOS的D鎖存器的電路圖和版圖。(未知)48、D觸發(fā)器和D鎖存器的區(qū)別。(新太硬件面試)教育資料49、簡述latch和filp-flop的異同，(未知)50、LATCH和DFF的概念和區(qū)別。(未知)51、latch與register的區(qū)別，為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。(南山之橋)52、用D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖。(華為)53、請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路?(漢王筆試)54、怎樣用D觸發(fā)器、與或非門組成二分頻電路?(東信筆試)55、Howmanyflip-flopcircuitsareneededtodivideby16?(Intel)16分頻?56、用filp-flop和logic-gate設(shè)計一個1位加法器、輸入carryin和current-stage.輸出57、用D觸發(fā)器做個4進(jìn)制的計數(shù)。(華為)58、實(shí)現(xiàn)N位JohnsonCounter,N=5。(南山之橋)59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進(jìn)制循環(huán)計數(shù)器，15進(jìn)制的呢?(仕蘭微電子)60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL,如設(shè)計計數(shù)器。(未知)賦值的區(qū)別。(南山之橋)62、寫異步D觸發(fā)器的verilogmodule。(揚(yáng)智電子筆試)moduledff8(clk教育資料教育資料發(fā)器邏輯。(漢王筆試)教育資料65、請用HDL描述四位的全加法器、5分頻電路。(仕蘭微電子)66、用VERILOG或VHD.寫一段代碼，實(shí)現(xiàn)10進(jìn)制計數(shù)器。(未知)68、一個狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)(不過這個狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解的)。(威盛VIA2003.11.06上海筆試試題)69、描述一個交通信號燈的設(shè)計。(仕蘭微電子)70、畫狀態(tài)機(jī)，接受1,2,5分錢的賣報機(jī)，每份報紙5分錢。(揚(yáng)智電子筆試)71、設(shè)計一個自動售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢數(shù)。(1)畫出fsm(有限狀態(tài)機(jī)):(2)用verilog編程，語法要符合fpga設(shè)計的要求。(未知)72、設(shè)計一個自動飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：(1)畫出fsm(有限狀態(tài)機(jī)):(2)用verilog編程，語法要符合fpga設(shè)計的要求；(3)設(shè)計工程中可使用的工具及設(shè)計大致過程。(未知)73、畫出可以檢測10010串的狀態(tài)圖，并verilcg實(shí)現(xiàn)之。(威盛)74、用FSM實(shí)現(xiàn)101101的序列檢測模塊。(南山之橋)a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1,否則為0。例如a:000110011011010010011075、用verilog/vdd]檢測stream中的特定字符串(分狀態(tài)用狀態(tài)機(jī)寫)。(飛利浦一大唐筆試)76、用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。(飛利浦一大唐筆試)77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=1nx,其中，x為4位二進(jìn)制整數(shù)輸入信號。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程。(仕蘭微電子)78、sram,falshmemory,及dram的區(qū)別?(新太硬件面試)79、給出單管DRM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華，馮毛官205頁圖9-14b),問你有什么辦法提高refreshtime,總共有3個問題，記不起來了。(降低溫度，增大電容存儲容量)(Infineon筆試)control?(威盛筆試題circuitdesign-heijing-03,11.09)VHDL:VHICHardwareDescriptionLanguage壓控振蕩器的英文縮寫(VCO)。動態(tài)隨機(jī)存儲器的英文縮寫(DRAM)。教育資料名詞解釋，無聊的外文縮寫罷了，比如PC1、ECC、DDR、interrupt、pipelineIRQ,BIOS,IUSB,VHDL,VLSIVCO(壓控振蕩器)RAM(動態(tài)隨機(jī)存儲器),FIRIIRDFT(離散傅立葉變換)或者是中文的，比如：a.量化誤差b.直方圖c.白平衡IC設(shè)計基礎(chǔ)(流程、工藝、版圖、器件)1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容(如講清楚模擬、數(shù)字、雙極型、CMOS、MCU等的概念)。(仕蘭微面試題目)2、FPGA和ASIC的概念，他們的區(qū)別。(未知)ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(AplicationSpecificIC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn)3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在?(仕蘭微面試題目)4、你知道的集成電路設(shè)計的表達(dá)方式有哪幾種?(仕蘭微面試題目)5、描述你對集成電路設(shè)計流程的認(rèn)識。(仕蘭微面試題目)6、簡述FPGA等可編程邏輯器件設(shè)計流程。(仕蘭微面試題目)7、IC設(shè)計前端到后端的流程和eda工具。(未知)8、從RTLsynthesis到tapeout之間的設(shè)計flow,并列出其中各步使用的tool.(未知)9、Asic的designflow。(10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。(威盛)11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。(揚(yáng)智電子筆試)1.)代碼輸入(designinput)用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼圖形輸入：composer(cadence);2.)電路仿真(circuitsimulation)將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具：Verolog;CADENCEVerolig-XLVHDL:CADENCENC-vhdlMENTORModle-sim模擬電路仿真工具：***ANTIHSpicepspice,spectremicromicrowave:eesoft:hp教育資料邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路：將初級仿真中所沒有考慮的門沿(gatesdelay)反標(biāo)到生成的門級網(wǎng)表中，返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程?(仕蘭微面試題目)13、是否接觸過自動布局布線?請說出一兩種工具軟件。自動布局布線需要哪些基本元素?(仕蘭微面試題目)14、描述你對集成電路工藝的認(rèn)識。(仕蘭微面試題目)15、列舉幾種集成電路典型工藝。工藝上常提到0.25.0.18指的是什么?(仕蘭微面試題目)16、請描述一下國內(nèi)的工藝現(xiàn)狀。(仕蘭微面試題目)17、半導(dǎo)體工藝中，摻雜有哪幾種方式?(仕蘭微面試題目)18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果?(仕蘭微面試題目)19、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防措施.(未知)20、什么叫Latchup?(科廣試題)21、什么叫窄溝效應(yīng)?(科廣試題)什么是增強(qiáng)型、耗盡型?什么是PNP、NPN?他們有什么差阱的阱電位的連接有什么要求?(仕蘭微面試題目)29、寫schenaticnote(?),越多越好。(凹凸的題目和面試)30、寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。(未知)32、unix命令cp-r,rm,uname。(揚(yáng)智電子筆試)2、畫出8031與2716(2K*8RM)的連線圖，要求采用三-八譯碼器，8031的P2.5.P2.4和P2,3參加譯碼，基本地址范圍為3000H-3FFH。該2716有沒有重疊地址?根據(jù)是什么?若有，則寫出每片2716的重疊地址范圍。(仕蘭微面試題目)教育資料3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管(共陽)的原理圖。(仕蘭微面試題目)4、PCI總線的含義是什么?PCI總線的主要特點(diǎn)是什么?(仕蘭微面試題目)5、中斷的概念?簡述中斷的過程。(仕蘭微面試題目)6、如單片機(jī)中斷幾個/類型，編中斷程序注意什么問題：(未知)7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機(jī)的轉(zhuǎn)速，程序由8051完成。簡單原理如下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快：而占空比由K7-K0八個開關(guān)來設(shè)置，直接與P口相連(開關(guān)撥到下方時為”0”,撥到上方時為“1”,組成一個八位二進(jìn)制數(shù)N),要求占空比為N/256。(仕蘭微面試題目)??下面程序用計數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。??ACALLDELAY:此延時子程序略教育資料6、說說定點(diǎn)DSP和浮點(diǎn)DSP的定義(或者說出他們的區(qū)別)(信威dp軟件面試題)8、請寫出【-8,7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0,5和-0,5.(信威dsp軟件面試題)9、DSP的結(jié)構(gòu)(哈佛結(jié)構(gòu));(未知)14、說出0SI七層網(wǎng)絡(luò)協(xié)議中的四層(任意四層)。(仕蘭微面試題目)??voidtestf(int*p)2?testf(n);教育資料??voidtestf(int**p)??下面的結(jié)果是程序A還是程序B的?教育資料16、那種排序方法最快?(華為面試題)17、寫出兩個排序算法，問哪個好?(威盛)18、編一個簡單的求n!的程序。(Infineon筆試試題)19、用一種編程語言寫n!的算法。(威盛VIA2003.11.06上海筆試試題)20、用C語言寫一個遞歸算法求N!;(華為面試題)21、給一個C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯誤；(華為面試題)22、防火墻是怎么實(shí)現(xiàn)的?(華為面試題)23、你對哪方面編程熟悉?(華為面試題)24、冒泡排序的原理。(新太硬件面題)25、操作系統(tǒng)的功能。(新太硬件面題)26、學(xué)過的計算機(jī)語言及開發(fā)的系統(tǒng)。(新太硬件面題)(威盛)教育資料35、Whatisthestateo36、三個floata,b,c;問值(a+b)+c==(b+a)+c,(37、把一個鏈表反向填空。(lucent)38、x^4+a*x^3+x2+c*x+d最少需要做幾次乘法?(Dephi)1、你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)?(仕蘭微面試題目)2、說出你的最大弱點(diǎn)及改進(jìn)方法。(威盛VIA200實(shí)現(xiàn)電路功能、用ASIC設(shè)計技術(shù)設(shè)計電路(包括MCU、D&本身)、電路功能模塊設(shè)計(包括模擬電路和數(shù)字電路)、集成電路后端設(shè)計(主要是指綜合及自動布局布線技術(shù)),集成電路設(shè)計與工藝接口的研究.你希望從事哪方面的研究?(可以選擇多個人員可以詳細(xì)描述你的研發(fā)經(jīng)歷)。(仕蘭微面試題目)教育資料應(yīng)注意哪些問題?電源的穩(wěn)定，電容的選取，以及布局的大小。(漢王筆試)1、基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)5、負(fù)反饋種類(電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋);負(fù)和非線性失真，有效地擴(kuò)展放大器的通頻帶，自動調(diào)節(jié)作用)(未知)6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?有哪些方法?(仕蘭微電子)9、基本放大電路種類(電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器),優(yōu)缺11、畫差放的兩個輸入管。(凹凸)的運(yùn)放電路。(仕蘭微電子)13、用運(yùn)算放大器組成一個10倍的放大器。(未知)14、給出一個簡單電路，讓你分析輸出電壓的特性(就是個積分電路),并求輸出端某電18、選擇電阻時要考慮什么?(東信筆試題)管還是N管，為什么?(仕蘭微電子)20、給出多個mos管組成的電路求5個點(diǎn)的電壓。(Inf述其優(yōu)缺點(diǎn)。(仕蘭微電子)(華為面試題)26、VCO是什么,什么參數(shù)(壓控振蕩器?)(27、鎖相環(huán)有哪幾部分組成?(仕蘭微電子)28、鎖相環(huán)電路組成，振蕩器(比如用D觸發(fā)器如何搭)。(未知)(未知)31、一電源和一段傳輸線相連(長度為L,傳輸時間為T),畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。(未知)32、微波電路的匹配電阻。(未知)33、DAC和ADC的實(shí)現(xiàn)各有哪些方法?(仕蘭微電子)34、A/D電路組成、工作原理。(未知)肯定會問得很細(xì)(所以別把什么都寫上，精通之類的詞也別用太多了),這個東西各個人就不一樣了，不好說什么了。(未知)1、同步電路和異步電路的區(qū)別是什么?(仕蘭微電子)2、什么是同步邏輯和異步邏輯?(漢王筆試)3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求?(漢王筆試)用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)加一個上拉電阻。4、什么是Setup和Holdup時間?(漢王筆試)6、解釋setuptime和holdtime的定義和在時鐘信號延遲時的變化。(未知)VIA2003.11.06上海筆試試題)發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器.建立時間(SetupTime)和保在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時8、說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。(仕蘭9、什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?(漢王筆試)電平可以直接互連嗎?(漢王筆試)需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。(飛利浦一大唐筆試)12、IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。(南山之橋)13、M00RE與MEELEY狀態(tài)機(jī)的特征。(南山之橋)(華為)VIA2003.11.06上海筆試試題)入，使得輸出依賴于關(guān)鍵路徑。(未知)21、邏輯方面數(shù)字電路的卡諾圖化簡，時序(同步異步差異),觸發(fā)器有幾種(區(qū)別，優(yōu)點(diǎn)),全加器等等。(未知)22、卡諾圖寫出邏輯表達(dá)使。(威盛VIA2003.11.06上海筆試試題)23、化簡F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)26、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大?(仕蘭微電子)delaytime)。(威盛筆試題circuitdesign-beijing-03.11.09)么?1)INV2)AND3)OR4)NAND5)NOR6)XOR答案：NAND(未知)39、用與非門等設(shè)計全加法器。(華為)42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F(也就是如果A,B,C,D,E中1的個數(shù)比043、用波形表示D觸發(fā)器的功能。(揚(yáng)智電子筆試)45、用邏輯們畫出D觸發(fā)器。(威盛VIA2003.11.06上海筆試試題)48、D觸發(fā)器和D鎖存器的區(qū)別。(新太硬件面試)49、簡述latch和filp-flop的異同。(未知)的。(南山之橋)53、請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路?(漢王筆試)54、怎樣用D觸發(fā)器、與或非門組成二分頻電路?(東信筆試)出57、用D觸發(fā)器做個4進(jìn)制的計數(shù)。(華為)58、實(shí)現(xiàn)N位JohnsonCounter,N=5。(南山之橋)59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進(jìn)制循環(huán)計數(shù)器，15進(jìn)制的呢?(仕蘭微電子)60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL,如設(shè)計計數(shù)器。(未知)賦值的區(qū)別。(南山之橋)62、寫異步D觸發(fā)器的verilogmodule。(揚(yáng)智電子筆試)always@(posedgeclkorp63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述?(漢王筆試)always@(posedgecl65、請用HDL描述四位的全加法器、5分頻電路。(仕蘭微電子)68、一個狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)(不過這個狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解的)。(威盛VIA2003.11.06上海筆試試題)69、描述一個交通信號燈的設(shè)計。(仕蘭微電子)72、設(shè)計一個自動飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：(1)畫出fsm(有限狀態(tài)機(jī));(2)用verilog編程，語法要符合fpga設(shè)計的要求；(3)設(shè)計工程中可使用的工具及設(shè)計大致過程。(未知)73、畫出可以檢測10010串的狀態(tài)圖，并verilog實(shí)現(xiàn)之。(威盛)b:0000000000100100000000請畫出statemachine;請用RTL描述其statemachine。(未知)75、用verilog/vddl檢測stream中的特定字符串(分狀態(tài)用狀態(tài)機(jī)寫)。(飛唐筆試)試)77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx,其中，x為4位二進(jìn)制整數(shù)輸入信號。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程。(仕蘭微電子)78、sram,falshmemory,及dram的區(qū)別?(新太硬件面試)9-14b),問你有什么辦法提高refreshtime,總共有5個問題，記不起來了。(降低溫傅立葉變換)或者是中文的，比如：a.量化誤差b.直方圖c.白平衡ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn)VHDL:CADENCENC-vhdl***ANTIHSpicepspice,spectremicromicrowave:eesoft:hp12、請簡述一下設(shè)計后端的整個流程?(仕蘭微面試題目)素?(仕蘭微面試題目)15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是17、半導(dǎo)體工藝中，摻雜有哪幾種方式?(仕蘭微面試題目)19、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防措施.(未知)20、什么叫Latchup?(科廣試題)21、什么叫窄溝效應(yīng)?(科廣試題)差別?(仕蘭微面試題目)微面試題目)圖(應(yīng)該是縱剖面圖),給出所有可能的傳輸特性和轉(zhuǎn)移特性。(Infineon筆試試題)教育資料27、說明mos一半工作在什么區(qū)。(凹凸的題目和面試)29、寫schematicnote(?),越多越好。(凹凸的題目和面試)30、寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。(未知)31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅索，除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件：Cadence,Synopsys,Avant,UNIX當(dāng)然也要大概會操作。32、unix命令cp-r,rm,uname。(揚(yáng)智電子筆試)2、畫出8031與2716(2有，則寫出每片2716的重疊地址范圍。(仕蘭微面試題目)3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管(共陽)的原理圖。(仕蘭微面試題目)4、PCI總線的含義是什么?PCI總線的主要特點(diǎn)是什么?(仕蘭微面試題目)5、中斷的概念?簡述中斷的過程。(仕蘭微面試題目)個開關(guān)來設(shè)置，直接與P1口相連(開關(guān)撥到下方時為"0",撥到上方時為"1",組成一個下面程序用計數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。MOVR3,#00HACALLDELAY:此延時子程序略8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么?(東信筆試題)芯片組(Chipset)是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量接口、所存器/緩沖器)。(漢王筆試)13、cache的主要部分什么的。(威盛VIA2003.11.14、同步異步傳輸?shù)牟町?未知)16、RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負(fù)邏輯?)(華為面試題)大?(仕蘭微面試題目)3、如果模擬信號的帶寬為5khz,要用8K的采樣率，怎么辦?lucent)兩路?5、給出時域信號，求其直流分量。(未知)6、給出一時域信號，要求(1)寫出頻率分量，(2)寫出其傅立葉變換級數(shù)；(3)當(dāng)3、IIR,FIR濾波器的異同。(新太硬件面題)dsp軟件面試題)6、說說定點(diǎn)DSP和浮點(diǎn)DSP的定義(或者說出他們的區(qū)別)(信威dsp軟件面試題)8、請寫出【-8,7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和一0.5.(信威dsp軟件面試題)9、DSP的結(jié)構(gòu)(哈佛結(jié)構(gòu));(未知)10、嵌入式處理器類型(如ARM),操作系統(tǒng)種類(Vxworks,ucos,winCE,linux),操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；(未知)編碼的基本原理及其基本的實(shí)現(xiàn)方法。(仕蘭微面試題目)14、說出0SI七層網(wǎng)絡(luò)協(xié)議中的四層(任意四層)。(仕蘭微面試題目)15、A)(仕蘭微面試題目)voidtestf(i{{}{}}下面的結(jié)果是程序A還是程序B的?16、那種排序方法最快?(華為面試題)17、寫出兩個排序算法，問哪個好?(威盛)18、編一個簡單的求n!的程序。(Infineon筆試試題)19、用一種編程語言寫n!的算法。(威盛VIA2003.11.06上海筆試試題)20、用C語言寫一個遞歸算法求N!;(華為面試題)21、給一個C的函數(shù)，關(guān)于字符串和數(shù)組，23、你對哪方面編程熟悉?(華為面試題)24、冒泡排序的原理。(新太硬件面題)25、操作系統(tǒng)的功能。(新太硬件面題)正方形圍欄的樁子的個數(shù)一樣但是小于36,問有多少羊?(威盛)VIA2003.11.06上海筆試試題)地址還是高端。(未知)23、化簡f(a,b,c,d)=m(1,3,4,5,10,11,12,13,14,15)的和andalsoexplaintheoperationregionofpmosandnm35、利用4選1實(shí)現(xiàn)f(x,y,z)=xzyz'。(未知)知)42、a,b,c,d,e進(jìn)行投票，多數(shù)服從少數(shù)，輸出是f(也就是如果a,b,c,d,e中1的個數(shù)比0多，那么f輸出為1,否則f為0),用與非門實(shí)現(xiàn)，教育資料moduledff8(clk,reset)r3't''y)d:s:a0vpal,pld,