數(shù)字電子技術(shù) 試卷及答案 卷7

數(shù)字電子技術(shù)試卷第5頁，共4頁數(shù)字電子技術(shù)試卷7一、填空題（本大題共10小題，每空格1分，共10分）請(qǐng)?jiān)诿啃☆}的空格中填上正確答案。錯(cuò)填、不填均無分。1．(32.6)10=()8421BCD。2．由4個(gè)邏輯變量組成的最小項(xiàng)記為mi，最大項(xiàng)記為Mj，則=M。3．三態(tài)門的輸出狀態(tài)有高電平、低電平和。4．常用的三種模數(shù)轉(zhuǎn)換方式分別是：并行比較型、逐次逼近型、。5．若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為10，則所需的狀態(tài)變量數(shù)至少應(yīng)為。6．的反函數(shù)。7．=。8．JK觸發(fā)器的特性方程是：。9．由于從輸入到輸出的過程中不同通路上門的級(jí)數(shù)不同，或者門電路平均延遲時(shí)間的差異，可能使邏輯電路產(chǎn)生錯(cuò)誤輸出，這種現(xiàn)象稱為。10．如圖1所示電路，則Qn+1＝。圖1二、選擇題（本大題共10小題，每小題2分，共20分）在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無分。11．要構(gòu)成容量為4K×8位的RAM，需要片容量為256×4位的RAM。【】A．2

B．4

C．8

D．3212．下列函數(shù)中等于A的是?！尽緼．A＋1B．C．D．A（A+B）13．十六進(jìn)制數(shù)（101）H所對(duì)應(yīng)的二進(jìn)制數(shù)和十進(jìn)制數(shù)分別為?！尽緼．100000001B，255DB．100000001B，257DC．10000001B，255DD．10000001B，257D14．圖2所示門電路的邏輯表達(dá)式是?！尽緼．B．F=ABC．F=A⊕BD．F=A+B圖215．基本SR鎖存器如圖3所示，欲使該鎖存器Qn+1＝Qn，則輸入信號(hào)應(yīng)為?！尽緼．B．C．，D．，圖316．一個(gè)16選1的數(shù)據(jù)選擇器，其地址輸入端有。【】A．1個(gè)B．2個(gè)C．4個(gè)D．16個(gè)17．異步時(shí)序電路和同步時(shí)序電路比較，其差異在于?！尽緼．沒有觸發(fā)器B．沒有統(tǒng)一的時(shí)鐘脈沖控制C．沒有穩(wěn)定狀態(tài)D．輸出只與內(nèi)部狀態(tài)有關(guān)18．邏輯電路如圖4所示，其邏輯函數(shù)Y的表達(dá)式式為?！尽緼．B．C．D．圖419．由兩片1024×4位的芯片連成的存儲(chǔ)系統(tǒng)如圖5所示，該系統(tǒng)的存儲(chǔ)容量是?！尽緼．1024×4位B．2048×8位C．1K×位8D．4096×4位圖520．邏輯電路如圖6所示，若C=0，則F為?！尽緼．工作狀態(tài) B．高阻狀態(tài) C．?dāng)嚅_狀態(tài)D．以上各項(xiàng)都不是圖6三、分析題（本大題共6小題，每小題8分，共48分）21．化簡(jiǎn)題：（1）用代數(shù)法化簡(jiǎn)函數(shù)。（2）用卡諾圖化簡(jiǎn)邏輯函數(shù)求出最簡(jiǎn)“與-或”表達(dá)式。F（A,B,C,D）=∑m（0,1,2,4,6,8,9）+∑d（11,12,14），22．已知電路如圖7所示，寫出F1、F2、F3和F與輸入之間的邏輯表達(dá)式。圖723．證明圖8（a）、（b）兩電路具有相同的邏輯功能。（a）（b）圖824．根據(jù)如圖9所示電路畫出輸出波形L。設(shè)L的初始狀態(tài)為0。圖925．一邏輯電路如圖10所示，試畫出時(shí)序電路部分的狀態(tài)圖，并畫出在CP作用下2—4譯碼器74LS139輸出、、、的波形，設(shè)Q1、Q0的初態(tài)為0。2線—4線譯碼器的邏輯功能為：當(dāng)時(shí)，電路處于工作狀態(tài)，，，，。圖1026．由555定時(shí)器、3位二進(jìn)制加計(jì)數(shù)器、理想運(yùn)算放大器A構(gòu)成如圖11所示電路。設(shè)計(jì)數(shù)器初始狀態(tài)為000，且輸出低電平VOL=0V，輸出高電平VOH=3.2V，Rd為異步清零端，高電平有效。（1）說明虛框（1）、（2）部分各構(gòu)成什么功能電路？（2）虛框（3）構(gòu)成幾進(jìn)制計(jì)器？（3）對(duì)應(yīng)CP畫出vO波形，并標(biāo)出電壓值。圖11四、設(shè)計(jì)題（本大題共2小題，每小題11分，共22分）27．用與非門設(shè)計(jì)表決電路，要求A、B、C三人中只要有半數(shù)以上同意，決議就能通過。但同時(shí)A還具有否決權(quán)，即只要A不同意，即使多數(shù)人意見也不能通過。28．用同步四位二進(jìn)制計(jì)數(shù)器74161構(gòu)成碼制為余3BCD碼的十進(jìn)制計(jì)數(shù)器。畫出狀態(tài)轉(zhuǎn)換圖和連線圖。74161的邏輯符號(hào)和功能表分別見圖12和表1。表1CPEPETD3D2D1D0Q3Q2Q1Q0×0×××××××0000↑10××ABCDABCD×110×××××保持×11×0××××↑1111××××計(jì)數(shù)圖12數(shù)字電子技術(shù)試卷7答案及評(píng)分參考一、填空題（本大題共10小題，每空格1分，共10分）1．（00110010.0110）8421BCD2．33．高阻態(tài)4．雙積分式5．46．或7．A8．9．競(jìng)爭(zhēng)冒險(xiǎn)10．1二、選擇題（本大題共10小題，每小題2分，共20分）11．D12．D13．B14．A15．B16．C17．B18．C19．C20．A三、分析題（本大題共6小題，每小題8分，共48分）21．（1）解：（1）（4分）（2）解：（2分）（2分）22．解：，，，（每式子各2分）23．解：圖（a）邏輯函數(shù)Y的表達(dá)式（3分）圖（b）邏輯函數(shù)Y的表達(dá)式（3分）可見，兩電路具有相同的異或邏輯功能。（2分）24．解：（8分）25．解：（1）狀態(tài)轉(zhuǎn)換圖（4分）（2）波形圖（4分）26．解：（1）虛框（1）電路為多諧振蕩器，虛框（2）電路為D/A轉(zhuǎn)換器，（2分）（2）虛框3為4進(jìn)制計(jì)數(shù)器（2分）（3）利用疊加定理可得D/A轉(zhuǎn)換器的輸出表達(dá)式為當(dāng)Q2Q1Q0=000時(shí)，vO=0V；當(dāng)Q2Q1Q0=001時(shí)，vO=-0.4V；當(dāng)Q2Q1Q0=010時(shí)，vO=-0.8V；當(dāng)Q2Q1Q0=011時(shí)，vO=-1.2V；因此，對(duì)應(yīng)CP的vO波形為：（4分）四、設(shè)計(jì)題（本大題共2小題，每小題11分，共22分）27．解：（1）邏輯定義：設(shè)1表示同意