中規(guī)模集成電路

中規(guī)模集成電路第七章中規(guī)模通用集成電路及其應(yīng)用

集成電路由SSI發(fā)展到MSI、LSI、VLSI，單塊芯片功能不斷增強。SSI集成基本器件（邏輯門、觸發(fā)器）；MSI集成邏輯部件（譯碼器、寄存器）；LSI和VLSI集成數(shù)字子系統(tǒng)或整個數(shù)字系統(tǒng)（微處理器、單片機）。采用中、大規(guī)模集成電路組成數(shù)字系統(tǒng)具有如下特點：體積小、功耗低、可靠性高，易于設(shè)計、調(diào)試、維護！7.1常用中規(guī)模組合邏輯電路常用器件：二進制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器。7.1.1二進制并行加法器二進制并行加法器：一種能并行產(chǎn)生兩個n位二進制數(shù)“算術(shù)和”的邏輯部件。按其進位方式不同分為：串行進位二進制并行加法器和超前進位二進制并行加法器。

7.1.1二進制并行加法器（一）加法器的功能與分類功能：實現(xiàn)N位二進制數(shù)相加按實現(xiàn)方法分類：串行進位加法器、超前進位加法器（1）串行進位加法器如圖：用全加器實現(xiàn)4位二進制數(shù)相加。低位全加器進位輸出高位全加器進位輸入注意：CI0=0（2）超前進位加法器進位位直接由加數(shù)、被加數(shù)和最低位進位位CI0形成。（二）加法器的應(yīng)用例6：試用四位加法器實現(xiàn)8421BCD碼至余3BCD碼的轉(zhuǎn)換。加法器的邏輯符號N位加法運算、代碼轉(zhuǎn)換、減法器、十進制加法解：余3碼比8421碼多3，因此：A3-A0：8421碼加數(shù)被加數(shù)和低位進位進位B3-B0：0011（3）CI0：07.1.2譯碼器和編碼器（特定含義：規(guī)則、順序）二進制代碼某種代碼譯碼編碼譯碼器編碼器一、譯碼器（一）二進制譯碼器二進制譯碼器輸入輸出滿足：m=2n譯碼輸入譯碼輸出

a1a0y0y1y2y30010000101001000101100012位二進制譯碼器如：2—4譯碼器

3—8譯碼器

4—16譯碼器譯碼輸入譯碼輸出

a1a0y0y1y2y30001110110111011011111102位二進制譯碼器（二）十進制譯碼器又稱：二—十進制譯碼器或：4—10譯碼器譯碼輸入：n位二進制代碼譯碼輸出m位：一位為1，其余為0或一位為0，其余為1譯碼輸入，二進制編碼0-7依次對應(yīng)8個輸出3—8譯碼器74LS138八個輸出端，低電平有效。譯碼狀態(tài)下，相應(yīng)輸出端為０禁止譯碼狀態(tài)下，輸出均為１～S1、使能輸入,與邏輯。EN=1（

EN=0，禁止譯碼，輸出均為１)，譯碼A0

～A2使能端的兩個作用：（1）消除譯碼器輸出尖峰干擾EN端的正電平的出現(xiàn)在A0-A2穩(wěn)定之后EN端正電平的撤除在A0-A2再次改變之前

（2）邏輯功能擴展例：用3—8譯碼器構(gòu)成4—16譯碼器避免A0-A2在變化過程中引起輸出端產(chǎn)生瞬時負脈沖例：用3—8譯碼器構(gòu)成4—16譯碼器X0-X3：譯碼輸入E：譯碼控制E=0，譯碼

E=1，禁止譯碼X3-X0：0000-0111，第一片工作X3-X0：1000-1111第二片工作000-111

譯碼輸入001000000-111

譯碼輸入101001例12：試用CT74LS138和與非門構(gòu)成一位全加器。解:全加器的最小項表達式應(yīng)為（三）譯碼器的應(yīng)用Si=Ci+1=1000(2)用5G555構(gòu)成施密特觸發(fā)器方法二:采用異步預(yù)置、減法計數(shù)：使能輸出端，編碼狀態(tài)下（1 1000例如，輸入模擬電壓的變化范圍為0～5V，輸出8位二進制數(shù)可以分辨的最小模擬電壓為5V×2－8＝20mV；（3）第一片工作時,編碼器輸出：0000-0111控制信號:

/CS片選

/WR1寫入信號1

/WR2寫入信號2

ILE允許輸入鎖存

/XFER傳遞控制②不論模擬開關(guān)接到運算放大器的反相輸入端（虛地）還是接到地，也就是不論輸入數(shù)字信號是1還是0，各支路的電流不變。：使能輸出端，編碼狀態(tài)下（當MA＝MB＝１時，并行送數(shù)態(tài)序表↑ 1 0 Ф Ф ABCD ABCD脈寬的計算與調(diào)整：

脈寬tW:

脈寬調(diào)整：調(diào)節(jié)R、C的參數(shù)即可。0Φ 0Φ（三）數(shù)字顯示譯碼器（1）七段數(shù)碼管（2）七段顯示譯碼器共陰極共陽極：高電平亮：低電平亮每一段由一個發(fā)光二極管組成輸入：二—十進制代碼輸出：譯碼結(jié)果，可驅(qū)動相應(yīng)的七段數(shù)碼管顯示出正確的數(shù)字七段譯碼器CT7447D、C、B、A：BCD碼輸入信號a～g：譯碼輸出，低電平有效（１）熄滅信號輸入。低電平時，輸出a～g均為高電平（全滅）；（２）滅零輸出信號。=0時，=0：試燈信號輸入。當=1（無效）時，=0且不論D～A狀態(tài)如何，a～g七段全亮。熄滅信號輸入/滅零輸出信號：滅零輸入信號（不顯示０，其它數(shù)碼正常顯示）。=0（=１）時，不顯示數(shù)碼0。二、編碼器優(yōu)先編碼功能：輸入m位代碼輸出n位二進制代碼

m≤2n優(yōu)先編碼器允許幾個輸入端同時加上信號，電路只對其中優(yōu)先級別最高的信號進行編碼。邏輯功能：任何一個輸入端接低電平時，三個輸出端有一組對應(yīng)的二進制代碼輸出（一）二進制編碼器將輸入信號編成二進制代碼的電路如圖：三位二進制編碼器（8線—3線編碼器）。任何時刻只允許一個輸入端有信號輸入8線—3線優(yōu)先編碼器CT74LS148編碼輸出編碼輸入使能輸入使能輸出擴展輸出～：輸入，低電平有效。優(yōu)先級別依次為～～：編碼輸出端：使能輸入端；＝０時，編碼，＝１時，禁止編碼。：使能輸出端，編碼狀態(tài)下（=0），若無輸入信號，=0：擴展輸出端，編碼狀態(tài)下（=0），若有輸入信號，=0管腳定義：（二）編碼器的應(yīng)用（3）第一片工作時,編碼器輸出：0000-0111第二片工作時,編碼器輸出:1000-1111解：（1）編碼器輸入16線,用兩片8-3線編碼器，高位為第一片，低位為第二片高位低位（2）實現(xiàn)優(yōu)先編碼：高位選通輸出與低位控制端連接例14：用8-3線優(yōu)先編碼器CT74LS148擴展成16線-4線編碼器。7.1.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器在多個通道中選擇其中的某一路，或多個信息中選擇其中的某一個信息傳送或加以處理。將傳送來的或處理后的信息分配到各通道去。數(shù)據(jù)選擇器數(shù)據(jù)分配器多輸入一輸出選擇一輸入多輸出分配發(fā)送端，并—串接收端，串—并一、數(shù)據(jù)選擇器（一）分類：二選一、四選一、八選一、十六選一雙四選一數(shù)據(jù)選擇器CT74LS153使能端輸出端數(shù)據(jù)輸入公用控制輸入雙四選一數(shù)據(jù)選擇器CT74LS153簡易符號八中選一數(shù)據(jù)選擇器CT74LS151八選一需三位地址碼（二）數(shù)據(jù)選擇器的應(yīng)用例：試用最少數(shù)量的四選一選擇器擴展成八選一選擇器。解：（1）用一片雙四選一數(shù)據(jù)選擇器，實現(xiàn)八個輸入端（2）用使能端形成高位地址，實現(xiàn)三位地址，控制八個輸入。例：試用四選一數(shù)據(jù)選擇器構(gòu)成十六選一的選擇器第二級，控制選擇第一級中的一組第一級，分為四組二、數(shù)據(jù)分配器（一）數(shù)據(jù)分配器的功能分配器與選擇器的功能相反當F=1時它即為普通的譯碼器。一輸入多輸出邏輯符號（二）數(shù)據(jù)分配器的應(yīng)用例：利用數(shù)據(jù)選擇器和分配器實現(xiàn)信息的“并行—串行—并行”傳送。由譯碼器連成的數(shù)據(jù)分配器0000110譯碼禁止譯碼01計數(shù)器的分類按進位方式，分為同步和異步計數(shù)器按進位制，分為模二、模十和任意模計數(shù)器按邏輯功能，分為加法、減法和可逆計數(shù)器按集成度，分為小規(guī)模與中規(guī)模集成計數(shù)器7.2常用中規(guī)模時序邏輯電路一、四位二進制同步計數(shù)器CT74161

四個主從J-K觸發(fā)器構(gòu)成D

A:高位

低位CP:時鐘輸入，上升沿有效R:

異步清零，低電平有效LD:

同步預(yù)置，低電平有效QD

QA:高位

低位P、T：使能端，多片級聯(lián)1、邏輯符號輸入 輸出CP R LD P(S1) T(S2) ABCD QAQBQCQDФ 0 Ф Ф Ф ФФФФ 0000↑ 1 0 Ф Ф ABCD

ABCDФ 1 1 0 Ф ФФФФ 保持Ф 1 1 Ф 0 ФФФФ 保持↑

1 1 1 1 ФФФФ 計數(shù)CT74161功能表(1).異步清除：當R=0，輸出“0000”狀態(tài)。與CP無關(guān)(2).同步預(yù)置：當R=1，LD=0，在CP上升沿時，輸出端即反映輸入數(shù)據(jù)的狀態(tài)(3).保持：當R=LD=1時，各觸發(fā)器均處于保持狀態(tài)(4).計數(shù)：當LD=R=P=T=1時，按自然二進制計數(shù)。若初態(tài)為0000,15個CP后，輸出為“1111”，進位QCC=TQAQBQCQD=1；第16個CP作用后，輸出恢復(fù)到初始的0000狀態(tài)，QCC=0

2、功能一、四位二進制同步計數(shù)器CT74161

CT74161功能表輸入 輸出CP R LD P(S1) T(S2) ABCD QAQBQCQDФ 0 Ф Ф Ф ФФФФ 0000↑ 1 0 Ф Ф ABCD

ABCDФ 1 1 0 Ф ФФФФ 保持Ф 1 1 Ф 0 ФФФФ 保持↑

1 1 1 1 ФФФФ 計數(shù)↑CT74163功能表二、四位二進制同步計數(shù)器CT74163二、四位二進制同步計數(shù)器CT74163——采用同步清零方式。

當R=0時，只有當CP

的上升沿來到時,輸出QDQCQBQA才被全部清零1、外引線排列和CT74161相同2、置數(shù)，計數(shù)，保持等功能與CT74161相同3、清零功能與CT74161不同比較四位二進制同步計數(shù)器CT74163異步清零同步預(yù)置保持計數(shù)CT74161同步清零同步預(yù)置保持計數(shù)CT74161/CT74163功能擴展

——

連接成任意模M的計數(shù)器1、同步預(yù)置法2、反饋清零法3、多次預(yù)置法態(tài)序表

計數(shù)輸出NQDQCQBQA0 0110101112100031001410105101161100711018111091111例1:設(shè)計M=10計數(shù)器1.同步預(yù)置法方法一:采用后十種狀態(tài)0110QCC=101100態(tài)序表

計數(shù)輸出NQDQCQBQA0 0000100012001030011401005010160110701118100091001例1:設(shè)計M=10計數(shù)器方法二:采用前十種狀態(tài)00001001000001.同步預(yù)置法仿真例2:同步預(yù)置法設(shè)計M=24計數(shù)器00011000010000000（24）10=（11000）2需兩片初態(tài)為：00000001終態(tài)：00011000CT74161/CT74163功能擴展

——

連接成任意模M的計數(shù)器1、同步預(yù)置法2、反饋清零法3、多次預(yù)置法態(tài)序表

NQDQCQBQA0 0000100012001030011401005010160110701118100091001101010111011121100

采用CT741612.反饋清零法例1:分析圖示電路的功能0000011態(tài)序表

NQDQCQBQA0 0000100012001030011401005010160110701118100091001采用CT74161例2:組成模9計數(shù)器2.反饋清零法00000例2:M=13計數(shù)器態(tài)序表

NQDQCQBQA0 0000100012001030011401005010160110701118100091001101010111011121100 采用CT74163000002.反饋清零法仿真CT74161/CT74163功能擴展

——

連接成任意模M的計數(shù)器1、同步預(yù)置法2、反饋清零法3、多次預(yù)置法M=10計數(shù)器態(tài)序表

NQDQCQBQA0 00003.多次預(yù)置法例1:分析電路功能20101301104011151000711018111091111

1010061100三、四位二進制可逆計數(shù)器CT74193輸入 輸出 CPUCPDR LDABCD QA QBQCQD

φφ1

φφφφφ0 0 0 0

φφ00

A

BCD

A B C D

↑

101φφφφ

加 法 計 數(shù)

1↑01φφφφ

減 法 計 數(shù)

1101

φφφφ

保 持

CT74193功能表

三、四位二進制可逆計數(shù)器CT74193D

A:高位

低位CPU，CPD:雙時鐘輸入R:異步清除,高電平有效LD:異步預(yù)置,低電平有效QD

QA:高位

低位（一）、邏輯符號加到最大值時產(chǎn)生進位信號QCC=0減到最大值時產(chǎn)生借位信號QDD=0

——

連接成任意模M的計數(shù)器1、接成M<16的計數(shù)器2、接成M>16的計數(shù)器（二）、CT74193功能擴展三、四位二進制可逆計數(shù)器CT74193態(tài)序表

NQDQCQBQA0 0110101112100031001410105101161100711018111091111 例1：用CT74193設(shè)計M=9計數(shù)器方法一:采用異步預(yù)置、加法計數(shù)1、接成M<16的計數(shù)器QCC=001100110方法二:采用異步預(yù)置、減法計數(shù)態(tài)序表N QDQCQBQA

0 10011 10002 01113 01104 01015 01006 00117 00108 00019 0000

QCB=010011001例1：用CT74193設(shè)計M=9計數(shù)器1、接成M<16的計數(shù)器

——

連接成任意模M的計數(shù)器1、接成M<16的計數(shù)器2、接成M>16的計數(shù)器（二）、CT74193功能擴展三、四位二進制可逆計數(shù)器CT74193例1:用CT74193設(shè)計M=147計數(shù)器方法一:采用異步清零、加法計數(shù)M=(147)10

=(10010011)2需要兩片CT741932、接成M>16的計數(shù)器1001110000000000方法二:采用減法計數(shù)

異步預(yù)置

利用QCB端M=(147)10

=(10010011)21001110011001001例1:用CT74193設(shè)計M=147計數(shù)器2、接成M>16的計數(shù)器輸入 輸出

CPR0（1）R0（2）Sg（1）Sg（2）

QA QBQCQD

Φ

1 1 0 Φ 0 000 1 1Φ0 0 000

ΦΦ

1 1 1 001

↓

Φ 0 Φ0 計數(shù)

0

Φ 0Φ

0

Φ

Φ 0

Φ 0 0Φ

四、異步計數(shù)器CT74290四、異步計數(shù)器CT74290(1)觸發(fā)器A：模2CPA入QA出(2)觸發(fā)器B、C、D：模5異步計數(shù)器CPB入QD

QB出CPA、CPB:時鐘輸入端R01、R02:直接清零端Sg1、Sg2:置9端QD

QA:高位

低位（一）、邏輯符號1.直接清零：當R01=R02=1，Sg1、Sg2有低電平時，

輸出“0000”狀態(tài)。與CP無關(guān)2.置9：當Sg1=

Sg2=1

時，

輸出1001

狀態(tài)3.計數(shù)：當R01、R02及Sg1、Sg2有低電平時，且當有CP下降沿時，即可以實現(xiàn)計數(shù)（二）、功能四、異步計數(shù)器CT74290在外部將QA和CPB連接構(gòu)成8421BCD碼計數(shù)

CPA入QD

QA出在外部將QD和CPA連接構(gòu)成5421BCD碼計數(shù)

CPB入QA

QDQCQB出例1：采用CT74290設(shè)計M=6計數(shù)器方法一：利用R端M=6態(tài)序表

N QAQBQCQD

0 00001 10002 01003 11004 00105 10106 0110

01100000例2：采用CT74290設(shè)計M=7計數(shù)器M=7態(tài)序表

N QAQBQCQD

0 00001 10002 01003 11004 00105 10106 01107 1001方法二：利用S端10010110例3：用CT74290設(shè)計M=10計數(shù)器M=10態(tài)序表

N QAQDQCQB

0 00001 00012 00103 00114 01005 10006 10017 10108 10119 1100要求：采用5421碼計數(shù)例4：用CT74290設(shè)計M=88計數(shù)器方法三：采用兩片CT74290級聯(lián)01移位寄存器五、寄存器單向移位寄存器雙向移位寄存器（一）、中規(guī)模寄存器CT74175四個D觸發(fā)器構(gòu)成

2.功能:CT74175真值表輸入輸出RCPD Q

０φ

φ 01１↑１ 10１↑０01１０φ Q0

1.邏輯符號移位寄存器假設(shè)4是低位寄存器，1是高位寄存器由D觸發(fā)器的特性方程可知：在CP脈沖的作用下，低位觸發(fā)器的狀態(tài)送給高位，做高位的次態(tài)輸出左移寄存器欲存入數(shù)碼1011，1011采用串行輸入，只有一個數(shù)據(jù)輸入端？解決的辦法：在CP脈沖的作用下，依次送入數(shù)碼左移寄存器：先送高位，后送低位右移寄存器：先送低位，后送高位由于該電路為一左移寄存器，數(shù)碼輸入順序為：1011CPQ4Q3Q2Q1欲存入數(shù)碼1011即D1D2D3D4=101111(D1)×××20(D2)1(D1)××31(D3)0(D2)1(D1)×41(D4)1(D3)0(D2)1(D1)1011CT74195功能表輸入輸出Q0

Q1

Q2

Q3

3Q

1↑

0

d0……

d3

φ

φ

00001

d0

d1

d2

d33d

1

01φ

φ

φ

φ

Q00

Q10Q20Q3030Q

1↑

1φ

φ

01

Q0nQ0n

Q1nQ2n

n2Q

1↑

1φ

φ

00

0Q0n

Q1nQ2n

n2Q

1↑

1φ

φ

11

1Q0n

Q1nQ2n

n2Q

0

φ

φ

φ

φ

φ

φ

……

3RCPLDSH

D0D

JK

1↑

1φ

φ

10

n0Q

Q0n

Q1nQ2n

n2Q（二）、四位單向移位寄存器CT741951.清零：R=0時，輸出為“0000”2送數(shù)：R=1，SH/LD=0時，當CP

時，執(zhí)行并行送數(shù)3右移：R=1，SH/LD=1時，CP

時，執(zhí)行右移：

Q0由JK決定,Q0Q1，Q1Q2，Q2Q3（二）功能（一）邏輯符號（二）、四位單向移位寄存器CT74195輸入輸出Ｑ０Ｑ1Ｑ2Ｑ3０

φ

φ

φ

φ

φ

φ

φ１０

φ

φ

φ

φ

φ

φ１↑

φ

d0……

d3

１

１

φ０

０

０

０保持d0

d1

d2

d3１

Q

Q

Q１↑

１

φ

φ

０

１

φ

0n1n

2n１↑

０

φ

φ

０

１

φ

0

Q0n

Q1n

Q2nQ

Q

Q

１↑

φ

φ

φ

１

０

１1n

2n3n

１１↑

φ

φ

φ

１

０

０QQ

Q1n

2n

3n

0

R

CP

DSR

D0……D3

MB

MA

DSL１φ

φ

φ

φ

０

０

φ保

持(三)、四位雙向移位寄存器CT74194CT74194功能表注：0--最高位…...3--最低位（回差特性或滯后特性）A3-A0：8421碼CPA、CPB:時鐘輸入端601103 1100=(10010011)2集成電路由SSI發(fā)展到MSI、LSI、VLSI，單塊芯片功能不斷增強。2 0010輸出n位二進制代碼8111051011（二）、CT74193功能擴展例4：用CT74290設(shè)計M=88計數(shù)器若ui＜uo，說明數(shù)字還不夠大，應(yīng)將這一位保留。三、四位二進制可逆計數(shù)器CT741931.當R=0

時，異步清零2.當MA＝MB＝１時，并行送數(shù)3.當MA＝MB＝０時，保持4.當MA=1，MB=0時，右移且數(shù)據(jù)從DSR端串行輸入5.當MA=0

、MB=1時，左移且數(shù)據(jù)從DSL

端串行輸入（二）功能（一）邏輯符號(三)、四位雙向移位寄存器CT74194四、寄存器的應(yīng)用（二）、環(huán)形計數(shù)器（一）、數(shù)據(jù)轉(zhuǎn)換（三）、扭環(huán)形計數(shù)器（四）、分頻器（一）、七位串行

并行轉(zhuǎn)換串行

并行并行

串行四、寄存器的應(yīng)用（二）、環(huán)形計數(shù)器（一）、數(shù)據(jù)轉(zhuǎn)換（三）、扭環(huán)形計數(shù)器（四）、分頻器N QAQDQCQB1A/D轉(zhuǎn)換器的基本原理任何時刻只允許一個輸入端有信號輸入CPU，CPD:雙時鐘輸入用施密特觸發(fā)器，選擇適當?shù)幕夭铍妷?，即可對輸入信號整形后輸出。解：?）用一片雙四選一數(shù)據(jù)選擇器，實現(xiàn)八個輸入端思考：如何構(gòu)成占空比可調(diào)的多諧振蕩器？(2)用5G555構(gòu)成施密特觸發(fā)器↑ 1 1 1 1 ФФФФ 計數(shù)40111(1)ADC0804的電路結(jié)構(gòu)及應(yīng)用20010比較四位二進制同步計數(shù)器Φ 0 0Φ01uF)接地，以旁路高頻干擾。例1：用CT1195構(gòu)成M=4的環(huán)形計數(shù)器

態(tài)序表

Ｑ０Ｑ１Ｑ２Ｑ３１

０

０

００

１

０

００

０

１

００

０

０

１

注意：1電路除了有效計數(shù)循環(huán)外，還有五個無效循環(huán)2不能自啟動3工作時首先在SH/LD加啟動信號進行預(yù)置環(huán)形計數(shù)器環(huán)形計數(shù)器設(shè)計1、連接方法：——將移位寄存器的最后一級輸出Q反饋到第一級的Ｊ、K輸入端2、判斷觸發(fā)器個數(shù)：——計數(shù)器的模為Ｍ＝ｎ(n為移位寄存器的位數(shù))四、寄存器的應(yīng)用（二）、環(huán)形計數(shù)器（一）、數(shù)據(jù)轉(zhuǎn)換（三）、扭環(huán)形計數(shù)器（四）、分頻器注意：1電路除了有效計數(shù)循環(huán)外，還有一個無效循環(huán)2不能自啟動3工作時首先在R加啟動信號進行清零

態(tài)序表

Q0Q1Q2Q300001000110011101111011100110001例1：M=8的扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器設(shè)計1、連接方法：——將移位寄存器的最后一級輸出Q經(jīng)反相器后反饋到第一級的Ｊ、K輸入端2、判斷觸發(fā)器個數(shù)：——計數(shù)器的模為Ｍ＝2n(n為移位寄存器的位數(shù))7.3常用中規(guī)模信號發(fā)生與變形電路結(jié)構(gòu)：結(jié)合模擬電路和數(shù)字邏輯電路于一體的中規(guī)模集成電路。應(yīng)用：多諧振蕩器、施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器。集成定時器555及其應(yīng)用1、5G555電路結(jié)構(gòu)與邏輯功能組成：電阻分壓器、電壓比較器、基本Ｒ－Ｓ觸發(fā)器、放電三極管和輸出緩沖器。電路結(jié)構(gòu)和管腳排列如下圖。①電阻分壓器由3個阻值均為5k歐的電阻串聯(lián)構(gòu)成分壓器，為電壓比較器cl和c2提供參考電壓。當外加控制電壓Vco時，比較器的參考電壓將發(fā)生變化，相應(yīng)電路的閾值、觸發(fā)電平也將隨之改變，并進而影響電路的定時參數(shù)。為了防止干擾，當不外加控制電壓時，co端一般通過一個小電容(如0.01uF)接地，以旁路高頻干擾。②電壓比較器電壓比較器c1和c2是兩個結(jié)構(gòu)完全相同的理想運算放大器。當v+＞v-，輸出高電平1信號；當v+＜v-，輸出低電平0信號。C1的v+接VR1，v-接閾值輸入TH，輸出R的狀態(tài)取決于VTH和VR1的比較結(jié)果。當VTH＜VR1，R為1；當VTH＞VR1，R為0。C2的v+接V/TR，v-接參考電壓VR2，輸出S的狀態(tài)取決于V/TR和VR2的比較結(jié)果。當V/TR

＜VR2

，S為0；當V/TR

＞VR2

，S為1。工作原理:穩(wěn)態(tài)-暫穩(wěn)態(tài)-穩(wěn)態(tài).不論D～A狀態(tài)如何，a～g七段全亮。(3)用5G555構(gòu)成單穩(wěn)態(tài)觸發(fā)器EN端正電平的撤除在A0-A2再次改變之前穩(wěn)態(tài)--當末加觸發(fā)脈沖時，Vi保持高，V/TR﹥1/3Vcc,設(shè)剛接通電源時輸出為高，T截止，電源經(jīng)R和C充電。計數(shù)：當LD=R=P=T=1時，按自然二進制計數(shù)。↑ 1 1 1 1 ФФФФ 計數(shù)②不論模擬開關(guān)接到運算放大器的反相輸入端（虛地）還是接到地，也就是不論輸入數(shù)字信號是1還是0，各支路的電流不變。1 1Φ0 0 000集成電路由SSI發(fā)展到MSI、LSI、VLSI，單塊芯片功能不斷增強。按邏輯功能，分為加法、減法和可逆計數(shù)器比較四位二進制同步計數(shù)器X3-X0：1000-1111D/A轉(zhuǎn)換的基本原理QDQA:高位低位③基本R-S觸發(fā)器與非門G1、G2構(gòu)成低電平觸發(fā)基本R-S觸發(fā)器，觸發(fā)器輸出Q為電路輸出OUT的狀態(tài)。觸發(fā)器的/Q端控制放電三極管的導(dǎo)通與截止，當外部復(fù)位信號/RD為0時，可使輸出VO為0，定時器輸出直接復(fù)位。④放電三極管TD連接上拉電阻接至電源構(gòu)成反相器：當Q為0，T導(dǎo)通，D為0；當Q為1，T截止，D為1；⑤輸出緩沖器提高負載能力，并隔離負載對定時器的影響。(2)電路功能5G555的功能表如下表所示：輸入比較器輸出輸出VTHV/TR/RDR（C1）S（C2）OUT放電三極管Tdd0dd0導(dǎo)通<VR1<VR21101截止<VR1>VR2111不變不變>VR1>VR21010導(dǎo)通當CO不接控制電壓時，5G555的功能表如下表輸入比較器輸出輸出VTHV/TR/RDR（C1）S（C2）OUT放電三極管Tdd0dd0導(dǎo)通<2/3VCC<1/3VCC1101截止<2/3VCC>1/3VCC111不變不變>2/3VCC>1/3VCC1010導(dǎo)通2、5G555的應(yīng)用(1)用5G555構(gòu)成多諧振蕩器多諧振蕩器（矩形波發(fā)生器）：兩個暫穩(wěn)態(tài)，電路一旦起振既在兩個暫穩(wěn)態(tài)之間交替變化，輸出矩形波。電路和波形圖如圖所示：電路構(gòu)成:5G555、電阻R1和R2、C；D端經(jīng)R1接至電源構(gòu)成反相器；R2和C構(gòu)成積分電路。

電路工作原理：

第一個暫穩(wěn)態(tài)——接通電源瞬間，Vc不能突變，VTH<2/3Vcc,V/TR<1/3Vcc,OUT狀態(tài)為1，/Q為0，T截止，電源經(jīng)R1、R2對C進行充電，Vc逐漸增加；

第二個暫穩(wěn)態(tài)——Vc充電至2/3Vcc，此時OUT為0，/Q為1，T導(dǎo)通，電容經(jīng)R2和T放電，Vc逐漸下降；

振蕩——Vc下降至1/3Vcc時，OUT由0變回1，T截止，電源經(jīng)R1、R2對C進行充電，電路返回第一個暫穩(wěn)態(tài)。多諧振蕩器用5G555構(gòu)成多諧振蕩器輸出脈沖信號參數(shù)計算:

充電時常數(shù)

放電時常數(shù)

矩形波振蕩周期

矩形波振蕩頻率

矩形波的占空比思考：如何構(gòu)成占空比可調(diào)的多諧振蕩器？占空比可調(diào)的多諧振蕩器電路改進如右圖所示：充電時常數(shù)

放電時常數(shù)

占空比為調(diào)節(jié)Rw即可調(diào)節(jié)占空比。(2)用5G555構(gòu)成施密特觸發(fā)器特殊的雙穩(wěn)態(tài)時序電路。特性：

①施密特觸發(fā)器屬于電平觸發(fā)，對于緩慢變化的信號同樣適用；②對于正向和負向增長的輸入情號，電路有不同的閾值電平。（回差特性或滯后特性）(2)用5G555構(gòu)成施密特觸發(fā)器施密特觸發(fā)器邏輯符號電壓傳輸特性正向閾值電平（上限觸發(fā)電平）：V1上升時的閾值電壓VT+

負向閾值電平（下限觸發(fā)電平）：V1下降時的閾值電壓VT-

電路工作原理：

當VI從0開始逐漸升高時，若VI＜1/3Vcc，則VTH＝V/TR＜1/3Vcc，電路輸出為高電乎，若VI處于1/3Vcc＜VI＜2/3Vcc，則VTH＜2/3Vcc，而V/TR＞1/3Vcc，電路輸出保持高電平不變，若VI上升到VI≥2/3Vcc時，則VTH

＝V/TR＞2/3Vcc，電路輸出為低?？梢婋娐氛蜷撝惦妷簽?/3Vcc。傳輸特性a-b-c-d.施密特觸發(fā)器電路電路工作原理：

當VI從高于2/3Vcc開始逐漸下降時，若VI處于1/3Vcc＜VI＜2/3Vcc

時，VTH＜2/3Vcc

，V/TR＞1/3Vcc

，電路輸出保持低電平不變，當VI下降到VI≤1/3Vcc，則VTH＝V/TR≤1/3Vcc，電路輸出為高電平，可見電路的負向閾值電壓1/3Vcc。傳輸特性d-c-e-f。

該電路的回差特性：典型應(yīng)用：波形變換、脈沖整形、幅值鑒別。

波形變換--施密特觸發(fā)器能將正弦波、三角波或任意形狀的模擬信號波形變換成矩形波。波形變換施密特觸發(fā)器電路施密特觸發(fā)器傳輸特性脈沖整形--經(jīng)傳輸后的矩形脈沖往往由于干擾及傳輸線路的分布電容等因素而

使信號發(fā)生畸變，出現(xiàn)前、后沿變壞或信號電平波形上疊加脈動干擾波等現(xiàn)象。用施密特觸發(fā)器，選擇適當?shù)幕夭铍妷?，即可對輸入信號整形后輸出。幅值鑒別--施密特觸發(fā)器能在一系列幅值各異的脈沖信號中鑒別出幅值大于

VT+的脈沖，并產(chǎn)生對應(yīng)的輸出信號。脈沖整形幅值鑒別(3)用5G555構(gòu)成單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器---電路只有一個穩(wěn)態(tài),在外來觸發(fā)脈沖作用下,電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài),維持一段時間后,自動回到穩(wěn)態(tài).暫穩(wěn)態(tài)維持時間長短取決于電路自身參數(shù).工作原理:穩(wěn)態(tài)-暫穩(wěn)態(tài)-穩(wěn)態(tài).

穩(wěn)態(tài)--當末加觸發(fā)脈沖時，Vi保持高，V/TR﹥1/3Vcc,設(shè)剛接通電源時輸出為高，T截止，電源經(jīng)R和C充電。開始時Vc很小，即VTH＜2/3Vcc。輸出維持高電平，當Vc逐漸上升到大于2/3Vcc時，使輸出Vo變?yōu)榈碗娖?。這時放電三極管T導(dǎo)通，電容c通過T迅速放電，Vc下降，直至Vc＝0。由于此時VTH＜2/3Vcc，V/TR﹥1/3Vcc，所以輸出保持低電平不變，即輸出穩(wěn)定在0狀態(tài)，可見，穩(wěn)態(tài)時Vo＝0，T導(dǎo)通。單穩(wěn)態(tài)觸發(fā)器電路單穩(wěn)態(tài)觸發(fā)器電路時序圖(3)用5G555構(gòu)成單穩(wěn)態(tài)觸發(fā)器穩(wěn)態(tài)--當從VI輸入一個觸發(fā)脈沖時，VI從1到o的跳變，使V/TR＜1/3Vcc，此時VTH仍為低(＜2/3Vcc)t故輸出Vo由0變?yōu)?，電路進入暫穩(wěn)戀：Vo＝1，T管截止，電源經(jīng)R向c充電。

在暫穩(wěn)態(tài)期間，Vi端的觸發(fā)脈沖撇消，使Vi變?yōu)?，即V/TR＞1/3Vcc，且隨著電源

對C的充電，Vc按指數(shù)規(guī)律上升，待Vc上升到大于2/3Vcc時，Vo由1變?yōu)閛．暫穩(wěn)態(tài)

結(jié)束。此時T導(dǎo)通，電容c迅速放電直至Vc=0，電路自動返回到穩(wěn)態(tài)。

脈寬的計算與調(diào)整：

脈寬tW:

脈寬調(diào)整：調(diào)節(jié)R、C的參數(shù)即可。

單穩(wěn)態(tài)觸發(fā)器在數(shù)字系統(tǒng)中的應(yīng)用：脈沖整形、定時和延遲等單穩(wěn)態(tài)觸發(fā)器電路單穩(wěn)態(tài)觸發(fā)器電路時序圖7.3.2集成D/A轉(zhuǎn)換器數(shù)/模轉(zhuǎn)換器(D/A):把數(shù)字信號轉(zhuǎn)換成模擬信號的器件.模/數(shù)轉(zhuǎn)換器(A/D):把模擬信號轉(zhuǎn)換成數(shù)字信號的器件.1.D/A轉(zhuǎn)換的基本原理(1)轉(zhuǎn)換原理①D/A轉(zhuǎn)換的基本思想:

把數(shù)字量的每一位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量,并把代表各數(shù)字量的模擬量相加,便可得到與數(shù)字量對應(yīng)的模擬量.

②主要組成部分:

數(shù)字寄存器,模擬電子開關(guān),解碼網(wǎng)絡(luò),求和電路,基準電壓源.(2)轉(zhuǎn)換特性轉(zhuǎn)換特性:D/A轉(zhuǎn)換器輸入數(shù)字量和模擬量之間的對應(yīng)關(guān)系.D:數(shù)字量;A:模擬量;K:比例系數(shù).1.D/A轉(zhuǎn)換的基本原理如右圖:設(shè)輸出模擬量的滿刻度值為Am,則當數(shù)字量為0001，即只有最低有效位(LSB)為1，其余各位為0時，電路輸出最小模擬量

推廣到一般情況，n位輸入的D／A轉(zhuǎn)換器所能轉(zhuǎn)換輸出的最小模擬量①分別從虛線A、B、C、D處向右看的二端網(wǎng)絡(luò)等效電阻都是R。②不論模擬開關(guān)接到運算放大器的反相輸入端（虛地）還是接到地，也就是不論輸入數(shù)字信號是1還是0，各支路的電流不變。倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

2.D/A轉(zhuǎn)換器的類型和參數(shù)(1)D/