電子技術(shù)實(shí)驗(yàn)原理

2普通小功率二極管的封裝一般為玻璃封裝和塑料封裝。它們的外殼上均有表示陽(yáng)極和陰極的標(biāo)記，標(biāo)有色道（如果使用數(shù)字萬(wàn)用表測(cè)量二極管，可以直接將數(shù)字萬(wàn)用表量程開(kāi)關(guān)打在“”處，將二極管的兩端分別接到萬(wàn)右，發(fā)光二極管導(dǎo)通壓降比較高，且不同顏色的發(fā)光二極管導(dǎo)通壓降（紅色1.5-1.8V、綠色1.6-2.0V、黃色NPNPNP型兩大類。三極管的主要特性是具有放大作用，β50~200。根據(jù)三極管的結(jié)構(gòu)特點(diǎn)可使用萬(wàn)用表對(duì)其性能做簡(jiǎn)單的測(cè)量。ce之間的正反向電阻值均很大（cePN結(jié)c、e兩個(gè)個(gè)電阻值均很小（PN結(jié)的正偏電阻NPN管；若兩個(gè)電阻值均很大（PN結(jié)的反偏電阻PNP BJTec2.1（b）NPNce極，在bc100k①的電阻（亦可用人體電阻代替，讀出此時(shí)萬(wàn)用表上的電阻值，然后作相反BJT處于正向放大狀態(tài)，該次的假設(shè)是正確的。PNPceNPN型三極管電流放大倍數(shù)的估計(jì)是先將三極管的基極開(kāi)路，黑表筆接集電極，紅表筆接發(fā)射極，β值將直接顯示出來(lái)。tstfts期間二極管是導(dǎo)通的，其電流近等于

Rtftf之后，二極管才截止。toff=ts+tf稱為二極管的關(guān)斷時(shí)間也稱反向恢復(fù)時(shí)間。toff與器件2.3所示的電路，當(dāng)電路參數(shù)確定后，□截止?fàn)顟B(tài)。當(dāng)輸入電壓減小使三極管的發(fā)射結(jié)偏置電壓小于其死區(qū)電壓（0.5V0.1V）

iB0，

0，V0VCCViiCβiB，V0VCCiCRCVi

I

V00.3V2.3所示電路中，輸入一個(gè)方波信號(hào)（大小在-V1到+V1之間變化Vi從-V1上跳到+V1時(shí)，集電iCICS，tdViiC0.1ICS所需要的時(shí)間；triC0.1ICS0.9ICS所需要的時(shí)間。ton=td+tr稱為三極管的開(kāi)通時(shí)間。Vi從+V1下跳到-V1時(shí)，集電極電流也是要經(jīng)過(guò)一定的時(shí)間才下降到零，tsiCICS下降0.9ICS所需要的時(shí)間；tfiC0.9ICS0.1ICS所需要的時(shí)間。

實(shí)驗(yàn) 集成門電路的參數(shù)測(cè)TTLCMOS集成電路是目前生產(chǎn)量最多、應(yīng)用最廣泛、通用性最強(qiáng)的兩大主流數(shù)字集成電路，要正確應(yīng)TTLPDPDICCICCVOHVOH≥3.5V；當(dāng)輸出帶拉電VOH74LS00產(chǎn)品規(guī)范規(guī)定，輸出高電平的最小值（即標(biāo)準(zhǔn)高電平）2.7V；對(duì)74002.4V。VOL。指全部輸入端接高電平或懸空時(shí)輸出端的電壓值，一般空載時(shí)，輸出電壓值比較低。VOL將上升。產(chǎn)品規(guī)定輸出低電平的最大值（即標(biāo)準(zhǔn)低電平）0.4V。IiL（VCCNTTLIoL

NI0LIiLVON從與非門的電壓傳輸特性曲線上規(guī)定，輸出為標(biāo)準(zhǔn)低電平電壓（0.4V）時(shí)，對(duì)應(yīng)的輸入高VONVON＜1.8V。VOFF從與非門的電壓傳輸特性曲線上規(guī)定，輸出為標(biāo)準(zhǔn)高電平電壓（74LS00，2.7V）時(shí)，VOFF。tpd是表示門電路開(kāi)關(guān)速度的指標(biāo)。當(dāng)與非門輸入為一方波時(shí)，其輸出波形的上升沿和下3.1，平均延遲時(shí)間表示為t

tpdLtCMOS電源電壓+VDDCMOSVDD范圍較寬，一般在+5~+15VPDTTLCMOS門V0HCMOSV0LCMOS0VVONCMOSuIVDD/2處附近接近一條垂VDD/2。VOFFCMOSVDD/2CMOS門電路在高頻工作時(shí)，其后級(jí)門電路的輸入電容將成為主要負(fù)載，扇TTL電路相當(dāng)。

實(shí)驗(yàn) 組合邏輯電路測(cè)試與設(shè)邏輯電路在任何時(shí)刻的輸出，僅取決于該時(shí)刻各個(gè)輸入變量的取值，這樣的邏輯電路稱為組合邏輯電路。組合邏輯電路的設(shè)計(jì)就是根據(jù)邏輯功能的要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的合理電路，其基本設(shè)計(jì)步驟為：01表示信號(hào)的狀態(tài)。然后根據(jù)邏輯任務(wù)把輸入變量的所有取值的組合設(shè)計(jì)舉例3臺(tái)電機(jī)運(yùn)行監(jiān)視電路，要求符合下列條件之一不報(bào)警，A開(kāi)機(jī)時(shí)，B、C兩電機(jī)必開(kāi)；B開(kāi)機(jī)時(shí)，C電機(jī)必開(kāi)；C電機(jī)可單獨(dú)開(kāi)機(jī)；A、B、C三電機(jī)均不開(kāi)機(jī)。除此之外要求監(jiān)視電路要發(fā)出報(bào)警信號(hào)。解1.3臺(tái)電機(jī)的工作狀態(tài)，輸出信號(hào)是故障指示燈的狀態(tài)。A、B、C3臺(tái)電機(jī)，Y表示報(bào)1010。2.4.1 由真值表畫(huà)出該邏輯問(wèn)題的卡諾圖如圖 所示。其最簡(jiǎn)的“與—或”表達(dá)式Y(jié)ABB

000111首先進(jìn)行邏輯表達(dá)式變換，該電路的最簡(jiǎn)的“與非—與非”YABBCAB由2輸入端與非門實(shí)現(xiàn)的邏輯電路圖如圖 所示實(shí)驗(yàn) 集成編碼器、譯碼器功能測(cè)試及應(yīng)n2n38個(gè)輸入74LS1488—35.174LS148I0~I7為編碼輸入端，A2~A0EIE0GS二—二—108421BCD74LS147是具有優(yōu)先級(jí)別的集成二—5.274LS147二—十進(jìn)制優(yōu)先編碼器的邏輯符號(hào)圖。I1~I9D~A8421BCD碼輸出端，且反碼輸出。值得注意的是，74LS147雖然只I1~I99I0I1~I99I0I9I0的級(jí)別最低；該編碼器輸出編碼對(duì)應(yīng)輸入信號(hào)以反碼形式輸nmm2n74LS1383—85.3A2~A03有Y7~Y08S1S2S33S11S20S30時(shí)，譯碼器才正常工作，完成譯碼操作；否則譯碼器被禁止，譯碼器的輸出Y7~1二—10BCD10個(gè)輸出信號(hào)的電路稱為二—碼。集成二—74LS425.4A3~A08421BCDY9~□LED5.5a~g七段可發(fā)光的線段組成，每個(gè)光0~9十個(gè)數(shù)碼和符號(hào)。LED5.6LED數(shù)碼管，若要使某段亮，則需該段（a~g）接高電平；同理對(duì)于用陽(yáng)極接法的LED數(shù)碼管，若使某段亮，需將該段（a~g）1.5~3VmA~mA，在實(shí)際使用時(shí)（a）共陰接 （b）共陽(yáng)接74LS48。74LS485.7所示。D~A8421BCD碼輸入端，a~g是譯碼器的輸出端；LT是試燈輸入端，低等平有效；RBI為滅零輸入端，低電平有效；BI/RBOBI/RBO=0，此時(shí)不管輸入何種代碼，數(shù)碼管全滅；作輸出時(shí)，要受控于LT、RBI及輸入代碼，當(dāng)LT=1、RBO=0且輸入“0000”代碼時(shí)，BI/RBO1。實(shí)驗(yàn) 集成數(shù)據(jù)選擇器、數(shù)值比較器功能測(cè)試及應(yīng)6.1

2n

~

是2n

~

41、8116Y2nY mi

miAn-1~A0組成的最小項(xiàng)，Din個(gè)變量的邏輯函數(shù)，最好選取大于4174LS1531位全加器運(yùn)算電路。解：(1).根據(jù)全加器邏輯功能，列出其真值表Ci-SiAiBiCi1AiBiCi1AiBiCi1AiBiCiAiBiCi1AiBiCi1AiBiCi1AiBi4174LS1531YA11A101D0A11A101D1A11A101D2A112YA21A202D0A21A202D1A21A202D2A21A20 74LS15311A1、1A0Ai、Bi；第11YSi1個(gè)數(shù)據(jù)選1D0Ci1，1D1Ci1，1D2Ci1，1D32D00

2D1Ci1

2D2Ci1

2D3(5)6.2所示。1ST、2ST74LS15374LS8546.3A3~A0、B3~B04位二進(jìn)制數(shù)；A＞B、A=B、A＜B33個(gè)輸入端與其它數(shù)值比較器相連，可以組成位數(shù)更多的數(shù)值比較器；FA＞B、FA=B、FA＜B是比較結(jié)果輸出端。 74LS153 74LS1532A12A01A1圖 圖實(shí)驗(yàn) 集成觸發(fā)器功能測(cè)試及應(yīng)1位二進(jìn)制數(shù)碼，有兩個(gè)互補(bǔ)的輸出Q和Q中Q的狀態(tài)稱為觸發(fā)器的狀態(tài)。觸發(fā)器的工作特點(diǎn)是：當(dāng)無(wú)外加觸發(fā)信號(hào)時(shí)，觸發(fā)器保持一種穩(wěn)定狀態(tài)不變；按觸發(fā)方式分類，可分為電平觸發(fā)和邊沿觸發(fā)（又分為上升沿、下降沿觸發(fā)RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、TJKD觸發(fā)7.1JK觸發(fā)器構(gòu)成的同步時(shí)序邏輯電路，對(duì)該電路的分析如下?！魿P0CP1CP2CPZQnQnQn2 驅(qū)動(dòng)方程：F0JK1；F1

KQn；F2：

KQnQn

JK觸發(fā)器的特征方程為

Qn1JQnKQnQn1

QnKQnQn Qn1

QnKQnQnQnQnQn 1 0Qn1

Qn

QnQnQnQnQnQnQnQn 2

2 假設(shè)電路的初始狀態(tài)QnQnQn000CP2 QnQnQn3位同步二進(jìn)制加法計(jì)數(shù)器，ZJK觸發(fā)器構(gòu)成的異步時(shí)序邏輯電路，其分析過(guò)程如下。時(shí)鐘方 CP0=CP，CPQn，CPQn 輸出方程ZQnQnQn2 驅(qū)動(dòng)方 F0：J0=K0=1；F1：J1=K1=1；F2：J1=K1=1JK

Qn1JQnKQnQn1

（CP下降沿到來(lái)后有效 Qn1

（Qn下降沿到來(lái)后有效 Qn1

（Qn下降沿到來(lái)后有效 假設(shè)電路的初始狀態(tài)QnQnQn000CP2 QnQnQn（5）3

實(shí)驗(yàn) 集成計(jì)數(shù)器測(cè)試及應(yīng)TTLCMOS型計(jì)數(shù)器。410N“清N=N1×N2。計(jì)數(shù)器的級(jí)聯(lián)方式有串行進(jìn)位方式和并行進(jìn)位方式兩種。8.1CP74LS160CO9（1001）時(shí)，輸出為“1”，而74LS160CP要求上升沿計(jì)數(shù)，故經(jīng)反相器后，在下一個(gè)計(jì)數(shù)脈沖輸入后，低位片計(jì)數(shù)器的狀態(tài)變?yōu)?（00008.2所示電路就是兩片集成十進(jìn)制同步計(jì)數(shù)器才為“1”，此時(shí)才允許高位片計(jì)數(shù)，待下一個(gè)計(jì)數(shù)脈沖輸入時(shí)，高位片計(jì)數(shù)器狀態(tài)加1，低位片狀態(tài)變成（0000集成計(jì)數(shù)器一般都有“清零”輸入端和“置數(shù)”M的計(jì)數(shù)器，通過(guò)反饋清零法或反饋置數(shù)M的任意進(jìn)制計(jì)數(shù)器。要清零輸入端信號(hào)有效，計(jì)數(shù)器的輸出全部被復(fù)位為“0”CP脈沖無(wú)關(guān)；同步清零是要求清零輸入端信號(hào)有CP脈沖觸發(fā)沿到來(lái)時(shí)，計(jì)數(shù)器的輸出全部被復(fù)位為“0”N進(jìn)制計(jì)數(shù)器的一般步驟為NSn（Sn-1）狀態(tài)的編碼（SnSn-1異步清零，且低電平有效，該電路從“0000”開(kāi)始計(jì)數(shù)，當(dāng)輸入第10個(gè)脈沖的上升沿后，計(jì)數(shù)器輸出狀態(tài)變?yōu)椤?010”，該狀態(tài)經(jīng)與非門輸出一清零信號(hào)，立即使計(jì)數(shù)器狀態(tài)回到“0000”，故該計(jì)數(shù)器的有效狀態(tài)是“0000→0001……1001→0000”10個(gè)狀態(tài)?！?010”狀態(tài)只是在極短的時(shí)間內(nèi)出現(xiàn)。RDLDD3RDLDD3D2D1D0Q3Q2CP“0”，利用反饋置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法步驟均與反饋清零法完全相同，所不同的是計(jì)數(shù)器狀態(tài)譯碼信號(hào)要接到計(jì)數(shù)器的置數(shù)端上。08.4474LS161構(gòu)成的起始狀態(tài)為“0011”的十進(jìn)制加法計(jì)數(shù)器電路。74LS161的置與非門產(chǎn)生一置數(shù)信號(hào)，在第10個(gè)脈沖上升沿來(lái)到后，計(jì)數(shù)器的狀態(tài)又回到“0011”，該電路的有效狀態(tài)在“0011→0100……1100→0011”100 RD0 RDLDD3D2D1D0Q3Q2實(shí)驗(yàn) 集成寄存器及其應(yīng)4位、8位等不同型號(hào)，74LS1754位并行輸入/9.1它的邏輯符號(hào)，D3~D0RD是清零端，CP是控制時(shí)鐘輸入端，Q3~Q074LS1759.1CP脈沖，存放在寄存器里的數(shù)碼依次向右或向左移動(dòng)一位。移位寄存器的工作方式主要有：串行輸入/并行輸出；串行輸入/串行輸出；并行輸入/并行輸出；并行輸入/串行輸出。移位寄存器是數(shù)字系統(tǒng)中重要的部要由移位寄存器完成。74LS19449.29.274LS194RD是清零端，低電平有效；DSR是數(shù)據(jù)右移串行數(shù)據(jù)輸入端；DSL實(shí)驗(yàn) 555集成定時(shí)器的應(yīng)555由555集成定時(shí)器組成的施密特觸發(fā)器電路如 所示。該施密特觸發(fā)器的傳輸特性曲線如圖10.1，其上閾值電壓UT

3，下限閾值電壓UT

3，回差電壓

VCC3 555VCC2VCCU0若在555定時(shí)器的5腳外加控制電壓US，則可改變施密特觸發(fā)器的參數(shù)，此時(shí)UTUS、UTUS2UTUS210.255510.3是uC和u0u0u0

T1(R1R2)CVCC2VCC3VCC2VCC3 3VCC2VCC3 3f1

(R12R2 R1

q100% 第一tt7u圖 圖10.4555uItt u2 u t 圖 圖tP0

tP0RCln

uItP0，則要求在輸入端加RC微分電路。實(shí)驗(yàn) D/A轉(zhuǎn)換D/AD/Ai0u0u0(或

)K

2n1

2n2

21

2)2)KdKD/AD/AULSB與最大UFSR之比，即

2nD/A轉(zhuǎn)換器的位數(shù)越多，分辨能力越高（分辨率越小精度是實(shí)際輸出值與理論值之差。這種誤差是由轉(zhuǎn)換過(guò)程產(chǎn)生的各種誤差。主要包括①誤差：它是電子開(kāi)關(guān)導(dǎo)通的電壓降和電阻網(wǎng)絡(luò)電阻值偏差產(chǎn)生的。①UREF

FSRD/AtsSRts01或10。D/AD/A轉(zhuǎn)換電路有較高的轉(zhuǎn)換速率，則應(yīng)選配轉(zhuǎn)換速D/ATmaxtsU0maxSR

式中U0maxD/AD/AD/A轉(zhuǎn)換器、TR-2RD/AD/AD/ATR-2R（1）D/A4D/A11.1所示。由于運(yùn)算放大器的虛短特性，電阻網(wǎng)絡(luò)I

，

，I

I 則流進(jìn)接地端。所

i

I

I

UREF(23

22

21D20D23

取RfR2，則輸出電壓u0uR R UREF(23

22D21D20D

2n出電壓的最大變化范圍是0~

UREF（2）TR-2RD/A4TR-2RD/A11.2所示。該電路的電阻網(wǎng)絡(luò)中只B、C、DR，且各支流電流不變。

I

I1

，I

1

，

1

，I

1

u0ui UREFRF(23

22D21D20D F

24

RF=RuUREF(23

22

21

20D

D/ADAC08088D/ATR-2R0.39%，最大誤差為±0.19%，最大滿量程誤差為±1LSB150ns。該芯片的基本參數(shù)為：電源電壓VCC=+4.5~+18VVEE=-4.5~-18V；輸出電壓范圍-10V~+18V；參考電壓VREF（）VCC（+5VVREF（+）、VREF（-）8位二進(jìn)制數(shù)，其輸出端即可獲得相應(yīng)的模擬電流量，該電DAC0808集成芯片的管腳排列圖如圖 所示。圖11.3b是DAC8080的典型應(yīng)用電路圖 圖11.3bI0U0IVREF

(

D6

D0)u

R(

D6

D0)實(shí)驗(yàn) A/D轉(zhuǎn)換A/DA/DuI轉(zhuǎn)換成與它成比例的二進(jìn)制數(shù)的電路。A/D轉(zhuǎn)換器的類型很多，轉(zhuǎn)換原理A/D轉(zhuǎn)換器，其應(yīng)用場(chǎng)合也不同。A/DD/A轉(zhuǎn)換器相同，但由于輸入和輸出A/DA/DnA/D2n8轉(zhuǎn)換器，其最大輸入電壓UImax=5V，則能區(qū)分的輸入電壓的差異是52819.5mV轉(zhuǎn)換誤差。A/D轉(zhuǎn)換器的轉(zhuǎn)換誤差通常以相對(duì)誤差的形式給出，它表示實(shí)際輸出的數(shù)字量和理想輸出數(shù)字A/D轉(zhuǎn)換器的相對(duì)誤差≤