電子線路與數(shù)字邏輯知到智慧樹章節(jié)測試課后答案2024年秋南昌大學(xué)

電子線路與數(shù)字邏輯知到智慧樹章節(jié)測試課后答案2024年秋南昌大學(xué)第一章單元測試

求一個(gè)邏輯函數(shù)的反函數(shù)可采用對(duì)偶定理。

A:對(duì)B:錯(cuò)

答案:錯(cuò)對(duì)一個(gè)邏輯表達(dá)式采用公式化簡法，得到的最簡與或表達(dá)式不一定相同。

A:對(duì)B:錯(cuò)

答案:對(duì)一組四位二進(jìn)制數(shù)組成的BCD碼能表示十六以內(nèi)的任何一個(gè)十進(jìn)制數(shù)。

A:錯(cuò)B:對(duì)

答案:錯(cuò)表示任意兩位無符號(hào)十進(jìn)制數(shù)需要

位二進(jìn)制數(shù)。

A:7B:9C:8D:6

答案:7標(biāo)準(zhǔn)或-與式是由

構(gòu)成的邏輯表達(dá)式。

A:最小項(xiàng)相或B:或項(xiàng)相與C:與項(xiàng)相或D:最大項(xiàng)相與

答案:最大項(xiàng)相與函數(shù)F=AB+BC，使F=1的輸入ABC組合為

A:ABC=000B:ABC=101C:ABC=010D:ABC=110

答案:ABC=110

在下列各組變量取值中，能使函數(shù)F（A,B,C,D）=∑m（0,1,2,4,6,13）的值為1的是

。

A:1110B:1001C:1100D:0110

答案:0110在四變量卡諾圖中有

個(gè)小方格是“1”。

A:13B:6C:12D:5

答案:5若將一個(gè)異或門（設(shè)輸入端為A、B）當(dāng)作反相器使用，則A、B端應(yīng)

連接。

A:A和B并聯(lián)使用B:A或B中有一個(gè)接高電平C:不能實(shí)現(xiàn)D:A或B中有一個(gè)接低電平

答案:A或B中有一個(gè)接高電平下列四種類型的邏輯門中，可以用

實(shí)現(xiàn)與、或、非三種基本運(yùn)算。

A:非門B:與非門C:或門D:與門

答案:與非門

第二章單元測試

一般而言，同類型的門電路帶下一級(jí)電路門的個(gè)數(shù)是不受限的。

A:錯(cuò)B:對(duì)

答案:錯(cuò)集電極開路門可以實(shí)現(xiàn)高電壓、大電流驅(qū)動(dòng)。

A:錯(cuò)B:對(duì)

答案:對(duì)三極管作為開關(guān)時(shí)工作區(qū)域是

。

A:放大區(qū)+截止區(qū)B:飽和區(qū)+放大區(qū)C:放大區(qū)+擊穿區(qū)D:擊穿區(qū)+截止區(qū)

答案:放大區(qū)+截止區(qū)某集成電路芯片，查手冊(cè)知其最大輸出低電平VOL（max）=0.5V，最大輸入低電平VIL（max）=0.8V，最小輸出高電平VOH（min）=2.7V，最小輸入高電平VIH（min）=2.0V，則其低電平噪聲容限VNL=

。

A:0.3VB:0.6VC:0.4VD:1.2V

答案:0.3V某集成門電路，其低電平輸入電流為1.0mA，高電平輸入電流為10μA，最大灌電流為8mA，最大拉電流為400μA，則其扇出系數(shù)為N=

。

A:20B:8C:10D:40

答案:8已知圖示電路中各MOSFET管的=2V，若忽略電阻上的壓降，則電路

中的管子處于導(dǎo)通狀態(tài)。

①

②

③

④

A:④B:③C:①D:②

答案:④

以下電路圖是（

）

A:與非門B:三態(tài)門C:或非門D:反相器

答案:或非門

OC門在使用時(shí)須在（

）之間接一電阻。

A:輸出與外接電源B:輸入與外接電源C:輸出與輸入D:輸出與地

答案:輸出與外接電源TTL門電路的灌電流負(fù)載發(fā)生在輸出（

）電平情況下。負(fù)載電流越大，則門電路輸出電壓越（

）。

A:高，低B:高，高C:低，高D:低，低

答案:低，高如圖示LSTTL門電路，當(dāng)=0時(shí)，F(xiàn)的狀態(tài)為

。

A:F=AB

B:C:D:

答案:

第三章單元測試

組合邏輯電路中的冒險(xiǎn)是由于

引起的。

A:電路有多個(gè)輸出B:電路未達(dá)到最簡C:電路中的時(shí)延

D:邏輯門類型不同

答案:電路中的時(shí)延

在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有

個(gè)信號(hào)。

A:2B:8C:16D:4

答案:16當(dāng)二輸入與非門輸入為

變化時(shí)，輸出可能有競爭冒險(xiǎn)。

A:10→11B:11→01C:00→10D:01→10

答案:01→10在圖中，能實(shí)現(xiàn)函數(shù)的電路為

。

A:電路（c)B:電路（b)C:電路（a)D:都不是

答案:電路（c)組合邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào)有關(guān)，與以前的輸入信號(hào)無關(guān)。

A:對(duì)B:錯(cuò)

答案:對(duì)多位加法器采用超前進(jìn)位的目的是簡化電路結(jié)構(gòu)。

A:對(duì)B:錯(cuò)

答案:錯(cuò)用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)一個(gè)四變量的組合邏輯函數(shù)，其答案是不唯一的。

A:對(duì)B:錯(cuò)

答案:對(duì)普通編碼器在任何時(shí)刻只允許有1路有效信號(hào)到達(dá)編碼器的輸入端。

A:錯(cuò)B:對(duì)

答案:對(duì)編碼器的特點(diǎn)是允許同時(shí)輸入多個(gè)編碼信號(hào)，且只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼。

A:錯(cuò)B:對(duì)

答案:錯(cuò)當(dāng)傳送十進(jìn)制數(shù)5時(shí)，在余3BCD碼奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第四章單元測試

如圖所示為由或非門構(gòu)成的基本SR鎖存器，輸入S、R的約束條件是

。

A:S+R=1B:S+R=0C:SR=1D:SR=0

答案:SR=0

假設(shè)JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=0，則應(yīng)使

。

A:J=K=1B:J=0，K=×C:J=1，K=×D:J=×，K=0

答案:J=0，K=×如圖所示為某計(jì)數(shù)器的時(shí)序圖，由此可判定該計(jì)數(shù)器為

。

A:八進(jìn)制計(jì)數(shù)器B:九進(jìn)制計(jì)數(shù)器C:四進(jìn)制計(jì)數(shù)器D:十進(jìn)制計(jì)數(shù)器

答案:十進(jìn)制計(jì)數(shù)器電路如圖所示。設(shè)電路中各觸發(fā)器當(dāng)前狀態(tài)Q2Q1Q0為110，請(qǐng)問時(shí)鐘CP作用下，觸發(fā)器下一狀態(tài)為

。

A:101

B:111C:110D:010

答案:1114位移位寄存器，現(xiàn)態(tài)Q0Q1Q2Q3為1100，經(jīng)左移1位后其次態(tài)為

。

A:0011或1111B:1011或1110C:0011或1011D:1000或1001

答案:1000或1001在設(shè)計(jì)穩(wěn)定性和工作頻率要求較高的中大規(guī)模時(shí)序系統(tǒng)時(shí)一般采用同步時(shí)序電路來設(shè)計(jì)。

A:對(duì)B:錯(cuò)

答案:對(duì)所有觸發(fā)器的時(shí)鐘端并沒有完全連接在一起的時(shí)序邏輯電路是異步時(shí)序邏輯電路。

A:對(duì)B:錯(cuò)

答案:對(duì)若要設(shè)計(jì)一個(gè)能產(chǎn)生序列信號(hào)001111011的移位寄存器序列信號(hào)發(fā)生器，則至少需要4個(gè)觸發(fā)器。

A:對(duì)B:錯(cuò)

答案:對(duì)移位寄存器除了可以寄存代碼，還可實(shí)現(xiàn)數(shù)據(jù)的串行－并行轉(zhuǎn)換，但不能用于數(shù)值運(yùn)算和處理。

A:對(duì)B:錯(cuò)

答案:錯(cuò)對(duì)于維持阻塞結(jié)構(gòu)的D觸發(fā)器，當(dāng)CP=1期間，輸入信號(hào)D由1跳轉(zhuǎn)到0，則由于=D，輸出狀態(tài)Q也由1跳轉(zhuǎn)到0。

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第五章單元測試

單穩(wěn)態(tài)觸發(fā)器的主要用途是（）。

A:整形、延時(shí)、鑒幅B:整形、鑒幅、定時(shí)C:延時(shí)、定時(shí)、存儲(chǔ)D:延時(shí)、定時(shí)、整形

答案:延時(shí)、定時(shí)、整形為了將正弦信號(hào)轉(zhuǎn)換成與之頻率相同的脈沖信號(hào)，可采用（）。

A:施密特觸發(fā)器B:多諧振蕩器C:單穩(wěn)態(tài)觸發(fā)器D:移位寄存器

答案:施密特觸發(fā)器自動(dòng)產(chǎn)生矩形波脈沖信號(hào)為（）。

A:單穩(wěn)態(tài)觸發(fā)器B:T觸發(fā)器C:多諧振蕩器D:施密特觸發(fā)器

答案:多諧振蕩器已知某電路的輸入輸出波形如圖所示，則該電路可能為（

）。

A:單穩(wěn)態(tài)觸發(fā)器B:多諧振蕩器C:雙穩(wěn)態(tài)觸發(fā)器D:施密特觸發(fā)器

答案:單穩(wěn)態(tài)觸發(fā)器由555定時(shí)器構(gòu)成的電路如圖所示，該電路的名稱是（

）。

A:單穩(wěn)態(tài)觸發(fā)器B:SR觸發(fā)器C:施密特觸發(fā)器D:多諧振蕩器

答案:多諧振蕩器單穩(wěn)態(tài)觸發(fā)器的兩個(gè)狀態(tài)分別是穩(wěn)態(tài)和暫穩(wěn)態(tài)。

A:對(duì)B:錯(cuò)

答案:對(duì)利用多諧振蕩器可以實(shí)現(xiàn)脈沖延時(shí)功能。

A:對(duì)B:錯(cuò)

答案:錯(cuò)將三角波變換為矩形波，需選用（）。

A:多諧振蕩器B:施密特觸發(fā)器C:單穩(wěn)態(tài)觸發(fā)器D:雙穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器滯后性是（）的基本特性。

A:多諧振蕩器B:施密特觸發(fā)器C:T觸發(fā)器D:單穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器當(dāng)555定時(shí)器正常工作情況下，8腳電壓為15V，5腳電壓為12V，6腳電壓為11V，2腳電壓為5.5V，則定時(shí)器的3腳輸出為（）。

A:不確定B:高電平C:保持D:低電平

答案:高電平

第六章單元測試

8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最低位為1時(shí)，輸出電壓為0.02V，若輸入數(shù)字量只有最高位為1時(shí)，則輸出電壓為（）V。

A:2.56B:都不是C:1.27D:0.039

答案:2.56D/A轉(zhuǎn)換器的主要參數(shù)有（）、轉(zhuǎn)換精度和轉(zhuǎn)換速度。

A:參考電壓B:輸入電阻C:輸出電阻D:分辨率

答案:分辨率如圖所示R-2R網(wǎng)絡(luò)型D/A轉(zhuǎn)換器的轉(zhuǎn)換公式為（

）。

A:

B:

C:

D:

答案:

DAC的滿程電壓一定時(shí)，數(shù)字位位數(shù)越高，能夠分辨的電壓越大。

A:對(duì)B:錯(cuò)

答案:錯(cuò)權(quán)電流DAC通常采用恒壓源取代電阻網(wǎng)絡(luò)。

A:對(duì)B:錯(cuò)

答案:錯(cuò)8位二進(jìn)制權(quán)電阻DAC，其權(quán)電阻分別為R、2R、4R、…、256R。

A:對(duì)B:錯(cuò)

答案:錯(cuò)DAC