數(shù)字電子技術(shù)（山東聯(lián)盟-山東建筑大學）知到智慧樹章節(jié)測試課后答案2024年秋山東建筑大學

數(shù)字電子技術(shù)（山東聯(lián)盟-山東建筑大學）知到智慧樹章節(jié)測試課后答案2024年秋山東建筑大學緒論單元測試

電子技術(shù)包括數(shù)字電子技術(shù)和模擬電子技術(shù)。

A:對B:錯

答案:對聲音是離散量。

A:對B:錯

答案:錯汽車數(shù)是離散量。

A:錯B:對

答案:對

第一章單元測試

數(shù)字集成電路的集成度是指每一芯片所包含的門的個數(shù)。

A:錯B:對

答案:對數(shù)字信號是在時間上離散但數(shù)值上連續(xù)的信號。

A:對B:錯

答案:錯二值邏輯是用0、1來表示事物的大小關(guān)系。

A:對B:錯

答案:錯邏輯變量的取值，１比０大。

A:對B:錯

答案:錯格雷碼具有任何相鄰碼只有一位碼元不同的特性。

A:對B:錯

答案:對十進制數(shù)24轉(zhuǎn)換為二進制數(shù)，結(jié)果為。

A:1100B:10100C:11000D:10010

答案:110008421BCD碼00010111表示的十進制數(shù)是。

A:17B:23C:27D:13

答案:17事件的全部條件都滿足事件才發(fā)生，表示的是

邏輯。

A:與B:或C:非D:與非

答案:與邏輯函數(shù)的真值表、邏輯函數(shù)表達式、邏輯圖、波形圖及卡諾圖之間可以相互轉(zhuǎn)換。

A:錯B:對

答案:對邏輯函數(shù)的輸入全部為0時，輸出為1，表示的是

邏輯。

A:與B:或C:或非D:與非

答案:與非

第二章單元測試

真值表和卡諾圖都具有唯一性。

A:錯B:對

答案:對已知

下列結(jié)果中正確的是

。

A:Y＝A＋BB:Y＝BC:Y＝A

答案:Y＝A＋B一個3輸入表決電路，只有3個輸入都為0，輸出才為1，則該電路的邏輯關(guān)系是。

A:或B:或非C:與非D:與

答案:或非函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為

。

A:F(A,B,C)=∑m（0，2，3，4）B:F(A,B,C)=∑m（2，4，6，7）C:F(A,B,C)=∑m（3，5，6，7）D:F(A,B,C)=∑m（0，2，4）

答案:F(A,B,C)=∑m（3，5，6，7）若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。

A:錯B:對

答案:錯邏輯函數(shù)的卡諾圖如圖所示，其最簡表達式為

A:B:C:D:

答案:；下列邏輯表示式正確的是

。

A:B:C:D:

答案:

第三章單元測試

以下電路中常用于總線應用的有：

A:三態(tài)門B:OC門C:CMOS與非門D:OD門

答案:三態(tài)門在CMOS邏輯門中，為實現(xiàn)“線與”，應選用：

A:異或門B:OD門C:與非門D:OC門

答案:OD門標準CMOS電路74HC系列的電源電壓值是：

A:2V～5.5VB:4.75V～5.25VC:2V～6VD:3V～18V

答案:2V～6VCMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是：

A:高抗干擾能力B:微功耗C:高速度D:電源范圍寬

答案:高抗干擾能力；微功耗；電源范圍寬對于TTL與非門閑置輸入端的處理，可以：

A:接電源B:通過電阻3kΩ接電源C:與有用輸入端并聯(lián)D:接地

答案:接電源；通過電阻3kΩ接電源；與有用輸入端并聯(lián)三態(tài)門輸出高阻狀態(tài)時，正確的說法是：

A:測量電阻指針不動B:用電壓表測量指針不動C:相當于懸空D:電壓不高不低

答案:測量電阻指針不動；用電壓表測量指針不動；相當于懸空CMOS電路OD門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與。

A:對B:錯

答案:對集成與非門的扇出系數(shù)反映了該與非門帶同類負載的能力

A:錯B:對

答案:對對CMOS與非門電路，其多余輸入端正確的處理方法是

A:懸空B:通過小電阻接地C:通過電阻接電源D:通過大電阻接地

答案:通過電阻接電源在不影響邏輯功能的情況下，CMOS或非門的多余端可：

A:接低電平B:接高電平C:懸空D:不確定

答案:接低電平

第四章單元測試

下列不屬于組合邏輯電路的是。

A:計數(shù)器B:譯碼器C:全加器D:編碼器

答案:計數(shù)器數(shù)據(jù)分配器的作用相當于

。

A:多輸出單刀多擲開關(guān)B:雙刀雙擲開關(guān)C:多輸入單刀多擲開關(guān)

答案:多輸出單刀多擲開關(guān)16位輸入的二進制編碼器，其輸出二進制代碼位數(shù)有位。

A:4B:128C:256D:3

答案:4一個具有n個地址端的數(shù)據(jù)選擇器的功能是。

A:n選1B:2n選1C:（2n－1）選1D:2n選1

答案:2n選1；2n選1組合邏輯電路任意時刻的穩(wěn)態(tài)輸出，與輸入信號作用前電路原來狀態(tài)有關(guān)。

A:對B:錯

答案:錯譯碼器、數(shù)據(jù)選擇器都可以用來實現(xiàn)邏輯函數(shù)。

A:對B:錯

答案:對在兩個1位二進制數(shù)相加時，考慮低位進位的相加，稱為半加器。

A:錯B:對

答案:錯用一位數(shù)值比較器設(shè)計多位數(shù)值比較器的原則：當高位（A1、B1）不相等時，兩數(shù)的比較結(jié)果由位比較的結(jié)果決定

A:最高位B:低位C:高位D:最低位

答案:高位

第五章單元測試

鎖存器和觸發(fā)器都是雙穩(wěn)態(tài)電路。

A:對B:錯

答案:對鎖存器是一種對脈沖敏感的存儲單元電路。

A:錯B:對

答案:錯上升沿Ｄ觸發(fā)器在輸入Ｄ=１時，輸入時鐘脈沖ＣＰ上升沿后，觸發(fā)器只能翻到１狀態(tài)。

A:對B:錯

答案:對時序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。

A:錯B:對

答案:錯N個觸發(fā)器可以構(gòu)成能寄存位二進制數(shù)碼的寄存器。

A:2NB:N+1C:N-1D:N

答案:N對于T觸發(fā)器，若現(xiàn)態(tài)Qn=0，欲使次態(tài)Qn+1=1，應使輸入T=。

A:QB:0C:1

答案:Q或非門構(gòu)成的基本RS鎖存器的輸入S=1、R=0，當輸入S變?yōu)?時，觸發(fā)器的輸出將會。

A:置0B:保持C:不確定D:置1

答案:保持滿足特性方程

的觸發(fā)器稱為

。

A:T觸發(fā)器B:D觸發(fā)器C:JK觸發(fā)器D:T/觸發(fā)器

答案:T/觸發(fā)器為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應使

。

A:B:

C:J=K=D

答案:欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端

。

A:J=K=1B:J=K=QC:J=K=0

答案:J=K=Q

第六章單元測試

下列邏輯電路中,不屬于時序邏輯電路的是（）

A:移位寄存器B:計數(shù)器C:寄存器D:譯碼器

答案:譯碼器用5只觸發(fā)器組成計數(shù)器，其最大計數(shù)模為()

A:25B:10C:32D:5

答案:32使用74161異步清零功能實現(xiàn)13進制計數(shù)器，應在()狀態(tài)清零。

A:1011B:1110C:1101D:1100

答案:1101用觸發(fā)器設(shè)計一個20進制的計數(shù)器，至少需要()個觸發(fā)器。

A:5B:3C:4D:6

答案:53個觸發(fā)器可以構(gòu)成能寄存（）位二進制數(shù)碼的寄存器。

A:9B:6C:3D:8

答案:3一個4位的二進制加計數(shù)器，由0000狀態(tài)開始，經(jīng)過10個時鐘脈沖后，此計數(shù)器的狀態(tài)為()

A:1100B:1011C:1010D:1001

答案:1010使用74161同步置數(shù)功能實現(xiàn)12進制計數(shù)器，計數(shù)器從0000狀態(tài)開始計數(shù)，應在()狀態(tài)完成置數(shù)。

A:1110B:1101C:1100D:1011

答案:1011米利型時序邏輯電路的輸出是()

A:與輸入和電路當前狀態(tài)均無關(guān)B:與輸入和電路當前狀態(tài)均有關(guān)C:只與電路當前狀態(tài)有關(guān)D:只與輸入有關(guān)

答案:與輸入和電路當前狀態(tài)均有關(guān)如圖所示時序邏輯電路，實現(xiàn)的邏輯功能為（）

A:3位異步二進制加計數(shù)器B:3位異步二進制減計數(shù)器C:3位同步二進制減計數(shù)器D:3位同步二進制加計數(shù)器

答案:3位異步二進制加計數(shù)器同步時序電路的是指由相同類型的觸發(fā)器組成的時序邏輯電路。

A:對B:錯

答案:錯

第七章單元測試

RAM的擴展可分為字長、字數(shù)擴展兩種。

A:對B:錯

答案:對一個容量為1K×8的存儲器有

個存儲元。

A:8KB:8C:8000D:800

答案:8K可編程ROM分為PROM、EPROM和EEPROM。

A:對B:錯

答案:對RAM分為固定RAM和可編程RAM。

A:對B:錯

答案:錯ROM和RAM掉電數(shù)據(jù)不丟失。

A:對B:錯

答案:錯已知某靜態(tài)RAM芯片的存儲容量為32K×8位，它有條地址線。

A:10B:15C:16D:32

答案:15隨機存取存儲器具有功能。

A:只寫B(tài):不可讀寫C:只讀D:讀寫

答案:讀寫

第八章單元測試

555定時器構(gòu)成的多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器均含有RC電路。

A:對B:錯

答案:錯施密特觸發(fā)器電路具有兩個穩(wěn)態(tài)，而多諧振蕩器電路沒有穩(wěn)態(tài)。

A:錯B:對

答案:對能實現(xiàn)脈沖幅度鑒別功能的電路是。

A:多諧振蕩器B:單穩(wěn)態(tài)觸發(fā)器C:二進制計數(shù)器D:施密特觸發(fā)器

答案:施密特觸發(fā)器單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間tw與有關(guān)。

A:外接電阻R、CB:門電路閾值電壓C:觸發(fā)脈沖寬度D:電源電壓

答案:外接電阻R、C；門電路閾值電壓下列電路中無需外加觸發(fā)信號就能自動產(chǎn)生方波信號的電路是。

A:多諧振蕩器B:單穩(wěn)態(tài)觸發(fā)器C:RS觸發(fā)器D:施密特觸發(fā)器

答案:多諧振蕩器多諧振蕩電路與單穩(wěn)態(tài)觸發(fā)電路的區(qū)別之一是。

A:前者沒有穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)B:兩者均只有1個穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號維持C:前者沒有穩(wěn)態(tài)，后者有2個穩(wěn)態(tài)D:前者有2個穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)

答案:前者沒有穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)用555定時器組成施密特觸發(fā)器，電源電壓10V，控制電壓輸入端懸空，則回差電壓為。

A:3.33VB:6.66VC:5VD:10V

答案:3.33V用555定時器外加電阻、電容組成的單穩(wěn)態(tài)觸發(fā)器其脈沖寬度Tw=。

A:0.7RCB:1.43RCC:1.1RCD:RC

答案:1.1RC石英晶體組成的多諧振蕩器的振蕩頻率穩(wěn)定且頻率范圍寬。

A:對B:錯

答案:對555定時器是一種數(shù)字集成電路，只能用于處理數(shù)字信號。

A:對B:錯

答案:錯

第九章單元測試

D/A轉(zhuǎn)換器的功能是把數(shù)字信號轉(zhuǎn)換成模擬信號

A:錯B:對

答案:對若4位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，輸入數(shù)字量0010時對應的輸出電壓為0.2V，則輸入數(shù)字量為1010時，輸出電壓應為（）。

A:0.1VB:0.5VC:2VD:1V

答案:1V有一個6位D/A轉(zhuǎn)換器，設(shè)滿量程輸出為6.3V，輸入數(shù)字量為110111，則輸出模擬電壓為（）。

A:6VB:5.5VC:6.3VD:5.8V

答案:5.5V在進行A/D轉(zhuǎn)換時，必須將取樣電壓表示為某一最小單位的整數(shù)倍，這個轉(zhuǎn)化過程稱為（）。

A:編碼B:保持C:量化D:取樣

答案:量化若4位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，輸入數(shù)字量0001時對應的輸出電壓為0.1V，則輸出電壓為1.2V時，輸入數(shù)字量應為（）。

A:1011B:1010C:1100D:1001

答案:1100為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率fimax的關(guān)系是（）。

A:fs≤2fimaxB:fs≥2fimaxC:fs≤fimaxD:fs≥fimax

答案:fs≥2fimax如果要將一個最大幅值為5.1V的模擬信號轉(zhuǎn)