數(shù)字邏輯與數(shù)字系統(tǒng)知到智慧樹章節(jié)測試課后答案2024年秋山東建筑大學(xué)_第1頁
數(shù)字邏輯與數(shù)字系統(tǒng)知到智慧樹章節(jié)測試課后答案2024年秋山東建筑大學(xué)_第2頁
免費(fèi)預(yù)覽已結(jié)束,剩余3頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

數(shù)字邏輯與數(shù)字系統(tǒng)知到智慧樹章節(jié)測試課后答案2024年秋山東建筑大學(xué)第一章單元測試

已知某電路的真值表如下表所示,該電路的邏輯表達(dá)式為()。

A:F=ABCB:F=CC:都不是D:F=AB+C

答案:F=AB+C邏輯函數(shù)的值是()

A:1B:BC:AD:都不是

答案:B已知“a=1b'1;b=3b'001;"那么{a,b}=()

A:4b'0011B:3b'101C:3b'001D:4b'1001

答案:4b'1001為了避免總線沖突,可以連接外部設(shè)備和總線,控制外部設(shè)備分時向總線上傳送數(shù)據(jù)的邏輯門是()。

A:與門B:三態(tài)門C:異或門D:與非門

答案:三態(tài)門以下關(guān)于組合邏輯電路特點(diǎn)的敘述中,錯誤的是()

A:一個特定應(yīng)用場景對應(yīng)的邏輯功能可能有不同的實現(xiàn)方式B:輸出僅依賴于當(dāng)前的輸入,與以前的輸入沒有關(guān)系C:組合邏輯電路圖和邏輯表達(dá)式之間是一一對應(yīng)的關(guān)系D:組合邏輯電路真值表和邏輯表達(dá)式之間是一一對應(yīng)的關(guān)系

答案:組合邏輯電路真值表和邏輯表達(dá)式之間是一一對應(yīng)的關(guān)系(1011111)2=(A)8=()10。

A:都不是B:145,95C:137,95D:127,94

答案:137,95一個邏輯函數(shù)如果有n個變量,則有2n個最小項。()

A:錯B:對

答案:對()

A:錯B:對

答案:對

第二章單元測試

帶有控制端的譯碼器可以作為數(shù)據(jù)分配器。()

A:錯B:對

答案:對組合邏輯電路的輸出僅僅取決于當(dāng)前輸入,與電路以前的狀態(tài)無關(guān)。()

A:錯B:對

答案:對組合邏輯電路中,只要輸入發(fā)生變化,輸出就會立即發(fā)生變化,不存在延遲。()

A:錯B:對

答案:錯在數(shù)字邏輯中,一個N輸入的或門(ORgate)需要至少N個輸入信號為高電平(邏輯1),其輸出才為高電平。

A:對B:錯

答案:錯組合邏輯電路的輸出僅僅依賴于當(dāng)前輸入的值,而與之前的輸入值無關(guān)。

A:錯B:對

答案:對

第三章單元測試

數(shù)據(jù)選擇器,某瞬間在選擇變量作用下,從多路信號中選出()。

A:全部B:2路C:4路D:1路

答案:1路組合邏輯電路的特點(diǎn)是()。

A:輸出由當(dāng)時和以前輸入共同決定B:輸出與以前輸入有關(guān)C:輸出與原來輸出有關(guān)D:輸出只由當(dāng)時輸入決定

答案:輸出只由當(dāng)時輸入決定全加器有()個輸出端。

A:4B:1C:2D:3

答案:2鎖存器、比較器、數(shù)據(jù)選擇器、加法器都是組合電路邏輯部件。()

A:錯B:對

答案:錯采用串行加法器比采用并行加法器的運(yùn)算速度快。()

A:對B:錯

答案:錯

第四章單元測試

在verilog語言中整型數(shù)據(jù)與()位寄存器數(shù)據(jù)在實際意義上是相同的。()

A:32B:64C:8D:16

答案:32如圖所示為某計數(shù)器的電路圖,由此可判定該計數(shù)器為()。

A:39進(jìn)制計數(shù)器B:229進(jìn)制計數(shù)器C:228進(jìn)制計數(shù)器D:40進(jìn)制計數(shù)器

答案:40進(jìn)制計數(shù)器四位移位寄存器,現(xiàn)態(tài)Q0Q1Q2Q3為0110,經(jīng)右移1位后其次態(tài)為()。

A:0011或1011B:0011C:1100或1101D:1011

答案:0011或1011某基于74LS194的電路如圖所示,在RD端輸入一個負(fù)脈沖復(fù)位后開始工作,若某一時刻的現(xiàn)態(tài)Q0Q1Q2Q3為1000,則CP端再輸入一個正脈沖后Q0Q1Q2Q3值為()。

A:1100B:0001C:0100D:1000

答案:1100用一片74LS161和少量基本邏輯門設(shè)計一個序列信號發(fā)生器,如果要產(chǎn)生的序列信號為00010110,則首先需要利用74LS161實現(xiàn)幾進(jìn)制計數(shù)器。()

A:23B:22C:8D:16

答案:8下列邏輯電路中為時序邏輯電路的是()

A:數(shù)據(jù)選擇器B:寄存器C:譯碼器D:加法器

答案:寄存器僅具有"保持"和"翻轉(zhuǎn)"功能的觸發(fā)器是T觸發(fā)器。()

A:錯B:對

答案:對一個觸發(fā)器可以存放一位二進(jìn)制數(shù),它具有記憶功能。()

A:對B:

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論