《電工電子技術(shù)及應用》課件-第14章

第14章觸發(fā)器和時序邏輯電路14.1雙穩(wěn)態(tài)觸發(fā)器14.2寄存器14.3計數(shù)器14.4555定時器原理及應用習題14

14.1雙穩(wěn)態(tài)觸發(fā)器14.1.1基本RS觸發(fā)器基本RS觸發(fā)器是構(gòu)成各種功能觸發(fā)器的基本單元,圖14.1.1是基本RS觸發(fā)器的邏輯電路及邏輯符號。Q、Q是觸發(fā)器的輸出端,Qn稱為原態(tài),Qn+1稱為新態(tài)或次態(tài);SD稱為置位端(也稱為置“1”端),RD稱為復位端(也稱為置“0”端)。基本RS觸發(fā)器有兩種穩(wěn)定的狀態(tài):當Q=0時,稱為0態(tài)或復位狀態(tài);當Q=1時,稱為1態(tài)或置位狀態(tài)。圖14.1.1基本RS觸發(fā)器

基本RS觸發(fā)器的邏輯功能如下。

(1)RD=1,SD=0時:

此時無論Qn的狀態(tài)如何,G1門輸出Qn+1=1,G1門輸出反饋到G2門輸入端,使G2門輸出Qn+1=0,此時觸發(fā)器輸出被置1。

(2)RD=0,SD=1時:

RD=0時,無論Qn的狀態(tài)如何,G2門輸出Qn+1=1,G2門輸出反饋到G1門輸入端,使G1門輸出Qn+1=0,此時觸發(fā)器輸出端被置0。

(3)RD=1,SD=1時:

設觸發(fā)器輸出端Qn=1,此時G2門輸出Qn+1=0,G2門輸出反饋到G1門輸入端,使G1門輸出Qn+1=1。

設觸發(fā)器輸出端Qn=0,此時G2門輸出Qn+1=1,G2門輸出反饋到G1門輸入端,使G1門輸出Qn+1=0。

由上面的分析可知,Qn+1

的狀態(tài)與Qn的狀態(tài)相同,此時觸發(fā)器輸出端進行狀態(tài)保持。

(4)RD=0,SD=0時:

此時G1、G2門輸出均為1,不符合觸發(fā)器的邏輯互補關系,當RD、SD同時從0跳變?yōu)?時,由于邏輯門動作延遲時間不同,觸發(fā)器Qn+1可能為1,也可能為0,無法確定,因此觸發(fā)器的輸出狀態(tài)不定,所以要禁止這種狀態(tài)的出現(xiàn)。

基本RS觸發(fā)器的邏輯狀態(tài)功能表如表14.1.1所示。

圖14.1.2為基本RS觸發(fā)器的工作波形圖,輸出端Q的初始狀態(tài)為0。圖14.1.2基本RS觸發(fā)器工作波形圖

14.1.2可控RS觸發(fā)器

在基本RS觸發(fā)器的基礎上加上一部分引導電路,就構(gòu)成可控RS觸發(fā)器,其邏輯電路和邏輯符號如圖14.1.3所示。

Q、Q是觸發(fā)器的輸出端,Qn稱為原態(tài),Qn+1稱為新態(tài)或次態(tài);R、S為信號輸入端;CP為時鐘脈沖信號,是用來控制觸發(fā)器翻轉(zhuǎn)的一種控制命令;RD、SD為異步復位端和異步置位端,可用于直接給輸出端Q賦值,不用時使RD=1,SD=1。

觸發(fā)器輸出端Q的狀態(tài),不僅取決于R和S的狀態(tài),還要考慮時鐘脈沖CP的狀態(tài)。圖14.1.3可控RS觸發(fā)器

結(jié)合功能表14.1.2,根據(jù)給定的時鐘脈沖CP波形,不難分析出可控RS觸發(fā)器的工作波形,如圖14.1.4所示。圖14.1.4可控RS觸發(fā)器的工作波形圖

14.1.3JK觸發(fā)器

在雙穩(wěn)態(tài)觸發(fā)器中,JK觸發(fā)器是比較重要的一種觸發(fā)器,圖14.1.5是JK觸發(fā)器的邏輯電路和邏輯符號。RS觸發(fā)器分別構(gòu)成JK觸發(fā)器的主觸發(fā)器和從觸發(fā)器,時鐘脈沖CP通過“非”門控制主、從觸發(fā)器動作,構(gòu)成主從式結(jié)構(gòu)。

下面分析JK觸發(fā)器的邏輯功能。

(1)J=0,K=0時:

設觸發(fā)器的初始狀態(tài)Q=0,當CP=1時,主觸發(fā)器動作且輸出狀態(tài)保持不變,從觸發(fā)器鎖死;當CP=0時,主觸發(fā)器鎖死,從觸發(fā)器輸入即為主觸發(fā)器輸出,Q主=0,Q主=1,因此JK觸發(fā)器的輸出狀態(tài)保持不變。同理,當初始狀態(tài)Q=1時,輸出狀態(tài)仍然保持。

(2)J=1,K=1時:

設觸發(fā)器的初始狀態(tài)Q=0,當CP=1時,主觸發(fā)器輸出翻轉(zhuǎn)為1態(tài),從觸發(fā)器鎖死;當CP=0時,主觸發(fā)器鎖死,從觸發(fā)器動作,從觸發(fā)器的輸入即為主觸發(fā)器輸出,Q主=1,Q主=

0,因此,從觸發(fā)器輸出翻轉(zhuǎn)為1態(tài),即Q=1。如果觸發(fā)器的初始狀態(tài)Q=1,同理可得,主從觸發(fā)器輸出都將翻轉(zhuǎn)為0態(tài)。由以上分析可得,當J=1,K=1時,JK觸發(fā)器具有計數(shù)功能。

(3)J=1,K=0時:

設觸發(fā)器初始狀態(tài)Q=0,當CP=1時,主觸發(fā)器輸出翻轉(zhuǎn)為1態(tài),從觸發(fā)器鎖死;當CP=0時,主觸發(fā)器鎖死,從觸發(fā)器輸出Q翻轉(zhuǎn)為1態(tài)。如果觸發(fā)器初始狀態(tài)Q=1,當CP=1時,主觸發(fā)器輸出狀態(tài)保持;當CP=0時,從觸發(fā)器也保持輸出狀態(tài)不變,即Q=1。

(4)J=0,K=1時:

設觸發(fā)器初始狀態(tài)Q=0,當CP=1時,主觸發(fā)器輸出狀態(tài)保持;當CP=0時,從觸發(fā)器也保持輸出狀態(tài)不變,即Q=1。如果觸發(fā)器初始狀態(tài)Q=1,當CP=1時,主觸發(fā)器輸出翻

轉(zhuǎn)為1態(tài);當CP=0時,從觸發(fā)器輸出翻轉(zhuǎn)為0態(tài)。

由以上分析可得主從型JK觸發(fā)器的邏輯功能表,如表14.1.3所示。

例14.1.1已知主從型JK觸發(fā)器輸入端J、K的波形,如圖14.1.6所示,畫出輸出端的波形圖。設觸發(fā)器輸出端初始狀態(tài)為0。圖14.1.6例14.1.1圖

解如圖14.1.6所示,在作圖時應畫出所有時鐘脈沖的下降沿,當CP=0時,從觸發(fā)器動作之后JK觸發(fā)器才會產(chǎn)生輸出,輸出端Q的狀態(tài)取決于下降沿到來的前一個瞬間輸入端的狀態(tài)。在時鐘脈沖CP的一個周期里,輸出端Q保持同一狀態(tài)。圖14.1.6例14.1.1圖

14.1.4D觸發(fā)器

觸發(fā)器除前面介紹的主從型以外,應用較廣的還有邊沿觸發(fā)器,由于觸發(fā)器的狀態(tài)的翻轉(zhuǎn)只取決于時鐘脈沖的上升沿或下降沿的一瞬間輸入信號的狀態(tài),與其他時刻的輸入信號狀態(tài)無關,因此提高了觸發(fā)器的抗干擾能力。邊沿觸發(fā)器有TTL維持阻塞型觸發(fā)器、利用CMOS傳輸門觸發(fā)器和利用傳輸延遲時間的邊沿觸發(fā)器。而D觸發(fā)器多半是邊沿結(jié)構(gòu)類型。這里主要介紹應用較多的維持阻塞型D觸發(fā)器,該觸發(fā)器的邏輯電路和邏輯符號如圖14.1.7所示,下面分析其邏輯功能。圖14.1.7維持阻塞型D觸發(fā)器

(1)D=0時:

當CP=0時,“與非”門G3、G4和G6輸出均為1,G5門輸入端全1使輸出為0,由于G3、G4門的輸出即為基本RS觸發(fā)器的輸入,故觸發(fā)器輸出端狀態(tài)保持。當CP=1,“與非”門G6、G3和G5保持原來狀態(tài)不變,G4門輸入端全1,輸出為0,并反饋至G6的輸入端,使G6門鎖死,由于G3、G4門的輸出即為基本RS觸發(fā)器的輸入,故觸發(fā)器輸出端狀態(tài)為0。

(2)D=1時:

當CP=0時,“與非”門G3、G4輸出為1,G6輸出為0,G5輸出為1,此時觸發(fā)器的狀態(tài)不變。當CP=1時,G3輸出為0,反饋到G4使G4門輸出狀態(tài)仍為1,故觸發(fā)器輸出端狀態(tài)為1。

由以上分析可知,維持阻塞型D觸發(fā)器具有在時鐘脈沖上升沿觸發(fā)的特點。在邏輯符號中,僅有“>”符號連接CP信號。其邏輯功能如表14.1.4所示。

例14.1.2將D觸發(fā)器功能用JK觸發(fā)器來實現(xiàn)。

解由D觸發(fā)器和JK觸發(fā)器的邏輯功能表可知,只要去掉JK觸發(fā)器的功能保持和計數(shù)功能即可實現(xiàn)D觸發(fā)器的功能,同時注意到JK觸發(fā)器輸入端D置0和置1時,J和K的

狀態(tài)相反,因此畫出功能轉(zhuǎn)換邏輯圖如圖14.1.8所示。圖14.1.8例14.1.2圖

14.2寄存器

寄存器存、取數(shù)據(jù)的方式有串行和并行兩種,所謂串行指N位數(shù)碼的存入或取出是通過寄存器的一個輸入端或輸出端存入或取出,所謂并行指N位數(shù)碼的存入或取出是在寄存器中對應N個輸入或輸出端同時存入或取出。寄存器常分為數(shù)碼寄存器和移位寄存器兩種,它們的區(qū)別在于有無移位功能。

14.2.1數(shù)碼寄存器

數(shù)碼寄存器是存儲二進制數(shù)碼、運算結(jié)果或指令等信息的邏輯部件。如圖14.2.1所示,由四個D觸發(fā)器組成的4位二進制數(shù)碼寄存器,d

0~d3是數(shù)據(jù)輸入端。

存取指令的過程:在存入數(shù)碼指令之前首先將觸發(fā)器清零,使觸發(fā)器Q

0~Q3輸出端數(shù)據(jù)為0000。當寄存指令到來時,d0~d3同時被存入D

0~D3中,當寄存指令消失后,寄存器中存入的數(shù)碼保持不變。當取數(shù)指令到來時,d

0~d3同步被傳送至Q

0~Q3的輸出端,此時輸出端Q

0~Q3為d0~d3。

圖14.2.1的數(shù)碼寄存器中,數(shù)碼在存、取指令下是同步存入和同步取出的,這種寄存數(shù)碼的方式稱為并行數(shù)碼寄存器。

圖14.2.1D觸發(fā)器組成的數(shù)碼寄存器

14.2.2移位寄存器

移位寄存器不僅能寄存數(shù)碼,還能在移位脈沖指令的作用下使寄存器中的各位數(shù)碼依次向左或向右移動1位。按照代碼移動方向可以分為單向和雙向移位寄存器。移位寄存器通常是由JK觸發(fā)器以及D觸發(fā)器來構(gòu)成。

1.單向移位寄存器

如圖14.2.2為D觸發(fā)器組成的4位右移寄存器。數(shù)據(jù)從左端輸入,根據(jù)時鐘脈沖的上升沿觸發(fā),將高位到低位數(shù)據(jù)依次向右移動并保存在寄存器中,這種輸入方式稱為串行輸入,如果數(shù)據(jù)從輸出端在時鐘脈沖作用下依次輸出也稱為串行輸出。圖14.2.24位右移寄存器

下面對移位寄存器的工作狀態(tài)進行分析。

首先在RD端加負脈沖使各觸發(fā)器清零。設待存數(shù)據(jù)為1010,當?shù)谝粋€時鐘脈沖上升沿到來瞬間,四個D觸發(fā)器輸出端Q0=1,Q1=D1=Q0=0,Q2=D2=Q1=0,Q3=D3=Q2=0;當?shù)诙€時鐘脈沖上升沿到來瞬間,Q0=0,Q1=D1=Q0=1,Q2=D2=Q1=0,Q3=D3=Q2=0,以此類推得到右移寄存器的狀態(tài)轉(zhuǎn)換表,如表14.2.1所示。

由表14.2.1可知,經(jīng)過四個移位脈沖,輸入數(shù)據(jù)1010將全部被移進寄存器中。寄存器的輸出端Q0~Q3經(jīng)四個移位脈沖后的輸出波形如圖14.2.3所示。圖14.2.34位右移寄存器工作波形

2.雙向移位寄存器

74LS194型移位寄存器為4位雙向移位寄存器,其功能引腳和邏輯符號如圖14.2.4所示。圖14.2.474LS194型雙向移位寄存器

例14.2.1應用一片74LS194設計一個4位循環(huán)流水彩燈。

解首先使RD=1,S1=1,S0=1,令D0D1D2D31000,外加時鐘脈沖使輸出端Q0Q1Q2Q3=1000;當S1=0,S0=1時,將使74LS194處于右移數(shù)據(jù)輸入狀態(tài),將DSR與Q0

相連,外加時鐘脈沖信號,使輸出端Q0Q1Q2Q3循環(huán)依次出現(xiàn)高電平,發(fā)光二極管點亮,實現(xiàn)循環(huán)流水彩燈控制。電路圖如圖14.2.5所示。圖14.2.5例14.2.1圖

14.3計數(shù)器

14.3.1同步計數(shù)器同步計數(shù)器是計數(shù)器內(nèi)部所有觸發(fā)器的時鐘脈沖輸入端都連接到同一個時鐘脈沖上,各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步,同步計數(shù)器的工作速度較快,工作頻率也較高。

1.二進制同步計數(shù)器

用四個主從型JK觸發(fā)器構(gòu)成計數(shù)器,根據(jù)4位二進制計數(shù)器的狀態(tài)轉(zhuǎn)換表14.3.1可得各JK觸發(fā)器輸入端J、K的邏輯關系如下:

(1)觸發(fā)器F0,每來一個計數(shù)脈沖就翻轉(zhuǎn)一次,故J0=K0=1;

(2)觸發(fā)器F1,在Q0=1時再來一個計數(shù)脈沖才能翻轉(zhuǎn),故J1=K1=Q0;

(3)觸發(fā)器F2,在Q1=Q0=1時再來一個計數(shù)脈沖才能翻轉(zhuǎn),故J2=K2=Q1Q0;

(4)觸發(fā)器F3,在Q2=Q1=Q0=1時再來一個計數(shù)脈沖才能翻轉(zhuǎn),故J3=K3=Q2Q1Q0。

由以上邏輯關系式可得4位同步二進制加法計數(shù)器邏輯電路,如圖14.3.1所示。

當輸入第十六個計數(shù)脈沖時,計數(shù)器又將返回起始狀態(tài)0000,因此4位同步二進制計數(shù)器能計的最大十進制數(shù)為15。n位二進制同步計數(shù)器能計的最大十進制數(shù)為2n-1。超出這個數(shù)值計數(shù)器將會“溢出”。圖14.3.14位同步二進制加法計數(shù)器邏輯圖

根據(jù)4位同步二進制加法計數(shù)器在時鐘脈沖作用下的狀態(tài)轉(zhuǎn)換,可畫出其時序圖,如圖14.3.2所示。若輸入時鐘脈沖頻率為f,Q0、Q1、Q2、Q3輸出的波形頻率分別是時鐘脈沖頻率的1/2、1/4、1/8、1/16,計數(shù)器的這種分頻功能通常稱為分頻器。同步二進制計數(shù)器常用于數(shù)字電路中做分頻器和地址碼發(fā)生器。圖14.3.24位同步二進制加法計數(shù)器時序圖

常用的4位同步二進制加法計數(shù)器是74LS161,其引腳排列和邏輯符號如圖14.3.3所示。圖14.3.374LS161型4位同步二進制加法計數(shù)器

EP、ET為計數(shù)控制端,當兩者或其中之一為低電平時,計數(shù)器保持原態(tài),當兩者均為高電平時,計數(shù)。

LD為同步并行置數(shù)控制端,低電平有效。RCO為進位輸出端,高電平有效。表14.3.2是74LS161型4位同步二進制計數(shù)器功能表。

2.十進制同步計數(shù)器

生活中我們習慣于用十進制數(shù)來計數(shù),因此在數(shù)字電路的計數(shù)器設計中,可用四個觸發(fā)器設計一個十進制計數(shù)器,我們可將4位二進制數(shù)的前十種狀態(tài)即0000~1001表示十進制數(shù)0~9十個數(shù)字符號,后面的1010~1111六種狀態(tài)不用。當計數(shù)器來第十個脈沖瞬間,計數(shù)器從1001狀態(tài)跳轉(zhuǎn)到0000,每來十個脈沖就循環(huán)一次。十進制加法計數(shù)器狀態(tài)表如表14.3.3所示。

與4位同步二進制加法計數(shù)器相比較,十進制同步加法計數(shù)器在第十個脈沖不是由1001跳變?yōu)?010,而是跳變?yōu)?000,當十進制計數(shù)器由四個JK觸發(fā)器構(gòu)成時,可見J、K端的邏輯關系如下:

(1)F0觸發(fā)器,每來一個計數(shù)脈沖就翻轉(zhuǎn)一次,故J0=K0=1;

(2)F1觸發(fā)器,在Q0=1時再來一個計數(shù)脈沖才能翻轉(zhuǎn),而在Q3=1時不能翻轉(zhuǎn),故J1=Q0Q3,K1=Q0;

(3)F2觸發(fā)器,在Q0=Q1=1時再來一個計數(shù)脈沖才能翻轉(zhuǎn),故J2=K2=Q0Q1;

(4)F3觸發(fā)器,在Q0=Q1=Q2=1時再來一個計數(shù)脈沖才能翻轉(zhuǎn),并來第十個脈沖時由1翻轉(zhuǎn)為0,故J3=Q0Q1Q2,K3=Q0。

由以上邏輯關系式可得4位同步十進制加法計數(shù)器邏輯電路,如圖14.3.4所示。圖14.3.44位同步十進制加法計數(shù)器

根據(jù)十進制加法計數(shù)器在時鐘脈沖作用下的狀態(tài)轉(zhuǎn)換,可畫出其時序圖,如圖14.3.5所示。圖14.3.54位同步十進制加法計數(shù)器時序圖

74LS160是常用的十進制計數(shù)器,其邏輯功能與74LS161相似,邏輯符號如圖14.3.6所示。圖14.3.674LS160邏輯符號

14.3.2異步計數(shù)器

當組成計數(shù)器的各觸發(fā)器觸發(fā)脈沖CP并非全部連接到同一個時鐘脈沖上時,稱為異步觸發(fā),由異步觸發(fā)脈沖構(gòu)成的計數(shù)器,稱為異步計數(shù)器。

1.異步二進制加法計數(shù)器

由四個主從型JK觸發(fā)器來組成4位異步加法計數(shù)器,時鐘脈沖不是同時加到各個觸發(fā)器的CP端,而只是加到最低位觸發(fā)器,其他各位觸發(fā)器則由相鄰低位觸發(fā)器輸出的進位脈

沖來觸發(fā),這種連接方式構(gòu)成的計數(shù)器稱為4位異步二進制加法計數(shù)器。其邏輯圖如圖14.3.7所示。圖14.3.74位異步二進制加法計數(shù)器

當?shù)谝粋€時鐘脈沖下降沿到來瞬間,F0觸發(fā)器翻轉(zhuǎn)使Q0=1,F1~F3觸發(fā)器因不滿足脈沖下降沿的翻轉(zhuǎn)條件,故輸出端Q1~Q3保持原態(tài)不變,Q0Q1Q2Q3=1000;當?shù)诙€時鐘脈沖下降沿到來瞬間,F0觸發(fā)器翻轉(zhuǎn)使Q0=0,由于Q0輸出信號即為F1觸發(fā)器時鐘脈沖輸入,因此F1滿足觸發(fā)條件發(fā)生翻轉(zhuǎn),Q1=1,F2、F3觸發(fā)器因不滿足脈沖下降沿的翻轉(zhuǎn)條件,故輸出端Q2、Q3保持原態(tài)不變。根據(jù)以上規(guī)律,可以分析得到,當?shù)?6個脈沖到來瞬間,四個觸發(fā)器從低位到高位依次輸出下降沿信號,各觸發(fā)器輸出端全部為0。4位二進制異步加法器工作時序圖如圖14.3.8所示。圖14.3.84位異步二進制加法計數(shù)器時序圖

2.異步十進制加法計數(shù)器

圖14.3.9是74LS290型異步二五十進制加法計數(shù)器,可實現(xiàn)不同進制的異步計數(shù)功能。其邏輯功能表如表14.3.4所示。圖14.3.974LS290型二五十進制計數(shù)器

圖14.3.10是74LS290型計數(shù)器功能引腳圖和邏輯符號。圖14.3.1074LS290型計數(shù)器功能引腳圖和邏輯符號

14.3.3集成計數(shù)器芯片的應用

集成計數(shù)器具有功耗低、體積小和使用靈活等特點,因此在小型數(shù)字電路中得到了較為廣泛的應用,常用集成計數(shù)器如表14.3.5所示。

下面我們介紹一些集成計數(shù)器如74LS161、74LS160和74LS290型等計數(shù)器的應用,以及使用集成計數(shù)器構(gòu)成任意進制計數(shù)器或作為分頻器和信號發(fā)生器來使用。

1.任意進制計數(shù)器

構(gòu)成不同進制計數(shù)器的集成計數(shù)器間可以有不同的連接方式,比較常用的有級聯(lián)法、清零法、置數(shù)法等。

1)級聯(lián)法

由兩片以上計數(shù)器芯片連接到一起構(gòu)成任意進制計數(shù)器,芯片之間的連接方式稱為級聯(lián)。

例14.3.1用兩片74LS161型4位二進制加法計數(shù)器,采用同步級聯(lián)方式構(gòu)成8位二進制同步加法計數(shù)器。

解第一片與第二片74LS161的CP連接到一起,因此為同步接法。第一片的進位輸出端接第二片ET和EP,構(gòu)成8位輸出計數(shù)器,當?shù)谝黄珽T、EP與第一片和第二片同步并行置數(shù)控制端接高電平時,每來一個計數(shù)脈沖便計一次數(shù),最大計數(shù)值可達28。具體邏輯電路如圖14.3.11所示。圖14.3.11例14.3.

例14.3.2用兩片74LS290二五十進制加法計數(shù)器采用異步級聯(lián)方式構(gòu)成100進制加法計數(shù)器。

解第一片74LS290的CP0與輸入計數(shù)脈沖相連,第一片和第二片CP1分別與計數(shù)器輸出端Q0相連,實現(xiàn)十進制計數(shù)功能,第二片CP0與第一片Q3相連,當?shù)谝黄琎3輸出端

出現(xiàn)從1到0的跳變時,第二片滿足觸發(fā)條件開始計數(shù),計數(shù)器計數(shù)值為0001。組成的計數(shù)器最大計數(shù)值為10×10=100。具體邏輯電路如圖14.3.12所示。圖14.3.12例14.3.

2)清零法

將計數(shù)器的輸出端與其清零端相連形成反饋,當輸出端輸出結(jié)果使清零端置0時,計數(shù)器的輸出端將會被瞬間清零,當下一個時鐘脈沖來臨時,計數(shù)器將重新開始計數(shù),用此種方

法可以構(gòu)成低于計數(shù)器計數(shù)值的任意進制計數(shù)器,也可以通過不同型號計數(shù)器芯片級聯(lián)來構(gòu)成不同進制計數(shù)器。清零法包括同步清零法和異步清零法,同步清零法適用于含有同步清零端的集成計數(shù)器,異步清零法適用于含有異步清零端的集成計數(shù)器。將輸出端通過門電路與清零端相連,當輸出端滿足跳轉(zhuǎn)條件時,同步或異步清零端使輸出端全部清零,在脈沖作用下重新開始計數(shù)。

例14.3.3用74LS161型4位二進制加法計數(shù)器組成六進制加法計數(shù)器。

解組成六進制加法計數(shù)器,輸出端從0000在脈沖作用下開始計數(shù),由于74LS161型計數(shù)器含有異步清零端,因此輸出端Q2Q1與清零端RD相連。輸出端狀態(tài)變化如下:

具體邏輯電路如圖14.3.13所示。圖14.3.13例14.3.

例14.3.4用兩片74LS160組成48進制計數(shù)器。

解把兩片74LS160采用同步級聯(lián)的方式構(gòu)成100進制計數(shù)器,然后可用異步清零法再構(gòu)成48進制計數(shù)器,具體邏輯電路如圖14.3.14所示。圖14.3.14例14.3.

3)置數(shù)法

計數(shù)時首先從某一個數(shù)值開始,可以是集成計數(shù)器在計數(shù)值范圍的任何一個值,當N個脈沖輸入之后,計數(shù)器便重置又開始重新計數(shù),形成N進制計數(shù)器。

置數(shù)法有同步置數(shù)法和異步置數(shù)法,分別適用于具有同步并行置數(shù)控制端和異步并行控制端的集成計數(shù)器。將輸出端通過門電路與置數(shù)控制端相連,當輸出端滿足跳轉(zhuǎn)條件時,同步或異步置數(shù)控制端將輸入端數(shù)據(jù)輸入,在脈沖作用下開始計數(shù)。

例14.3.5試將74LS160型同步十進制集成計數(shù)器改接成七進制計數(shù)器。

解若預置數(shù)D3D2D1D0設為0011,那么74LS160型計數(shù)器將會從0011開始計數(shù),計數(shù)制為七進制計數(shù)器,當?shù)谄邆€時鐘脈沖到來瞬間,由于進位輸出端RCO與置數(shù)端LD通過“非”門相連,輸出端Q3Q2Q1Q0將會從1001跳變?yōu)?011,在輸入脈沖的作用下又開始循環(huán)計數(shù),即

具體邏輯電路如圖14.3.15所示。圖14.3.15例14.3.

2.組成分頻器

將高頻率的輸入信號變換為低頻率輸出信號的過程稱為分頻。利用集成計數(shù)器可將高頻信號分成1/2n頻率信號輸出n為正整數(shù)(),因此可利用集成計數(shù)器組成分頻器。

例14.3.6某石英晶體振蕩器輸出脈沖信號的頻率為65536Hz,用74LS161型十進制計數(shù)器組成分頻器,將其分頻為1Hz頻率脈沖信號,試設計該分頻器電路。

解由振蕩器輸出脈沖信號的頻率為65536Hz可知,65536=216,因此輸入頻率經(jīng)過16級二分頻即可得到輸出為1Hz頻率脈沖信號。利用四片74LS161型集成計數(shù)器,從低位到高位共16位,并從最高位輸出即可,分頻器電路如圖14.3.16所示。圖14.3.16例14.3.

3.組成序列信號發(fā)生器

在數(shù)字電路的信號傳輸和數(shù)字系統(tǒng)測試中,經(jīng)常需要用到一組特定的串行數(shù)字信號,通常把這組特定的數(shù)字信號稱為序列信號。產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。序列信號發(fā)生器一般可由集成計數(shù)器和數(shù)據(jù)選擇器組成,也可以單獨使用集成計數(shù)器和“與非”門等邏輯門電路實現(xiàn)。

例14.3.7試用一片74LS161型4位二進制計數(shù)器和一片74LS151型8選1數(shù)據(jù)選擇器組成一個11101001的8位序列信號發(fā)生器。

解該序列信號發(fā)生器可由74LS161計數(shù)器的低三位Q2~Q0輸出端與74LS151數(shù)據(jù)選擇器的地址輸入端A2~A0端一一對應相連,74LS161計數(shù)器在時鐘脈沖作用下依次計數(shù)并輸出,輸出數(shù)據(jù)使74LS151數(shù)據(jù)選擇器選擇不同輸入數(shù)據(jù)D0~D7在Y端輸出,在時鐘脈沖的輸入下不斷輸出11101001數(shù)字信號。輸出的數(shù)字信號序列只與74LS151數(shù)據(jù)選擇器的輸入數(shù)據(jù)有關,變換輸入數(shù)據(jù)D0~D7即可變換輸出的序列。連接電路圖如圖14.3.17所示。圖14.3.17例14.3.

4.計數(shù)器在彩燈電路中的應用

圖14.3.18為聲控變色彩燈電路,該電路能隨著音樂節(jié)奏不斷變換燈光色彩,可作為歌舞廳的裝飾燈。該聲控變色彩燈電路由電源電路、聲控電路、壓控振蕩器和控制電路等組成。

電源電路有降壓電容C1、限流電阻R1、穩(wěn)壓二極管VDZ、整流二極管VD和濾波電容C2組成。聲控電路由話筒BM、電阻R2~R4、電容C3和晶體管VT1組成。壓控振蕩器由晶體管VT2、單結(jié)晶體管VT3、電位器RP(調(diào)節(jié)RP阻值,可改變彩燈發(fā)光色彩變化的速度)、電阻R5~R8以及電容C4、C5組成。彩燈控制電路由電阻R9~R12、電容C6、同步加法計數(shù)器集成電路IC1(CD4520)、晶體管VT4~VT6、晶閘管VS1~VS3組成。圖14.3.18聲控變色彩燈電路

14.4555定時器原理及應用

555定時器是一種應用十分廣泛的混合中規(guī)模集成電路。該定時器成本低,性能可靠,只需要外接少量元器件,就可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器和多諧振蕩器等脈沖產(chǎn)生與變換電路。555定時器常應用于儀器儀表、家用電器、電子測量和自動控制等方面。

目前生產(chǎn)的定時器有雙極型(NE555、5G555等)和CMOS(CC7555等)兩種類型。它們的結(jié)構(gòu)及工作原理基本相同。雙極型定時器具有較大的驅(qū)動能力。CMOS定時器具有功耗低、輸入阻抗高等優(yōu)點。555定時器的電源電壓范圍寬,輸出驅(qū)動電流約為200mA,因而其輸出可與TTL、CMOS或者模擬電路電平兼容。NE555的實物外形結(jié)構(gòu)如圖14.4.1所示。圖14.4.1NE555實物圖

14.4.1555定時器的結(jié)構(gòu)及原理

555定時器的內(nèi)部結(jié)構(gòu)與符號如圖14.4.2所示。

555定時器主要由三個5kΩ串聯(lián)電阻,兩個電壓比較器C1、C2,一個RS觸發(fā)器、一個“與非”門、一個緩沖器和一個放電管VT1構(gòu)成。圖14.4.2555定時器的內(nèi)部結(jié)構(gòu)與符號

14.4.2555定時器構(gòu)成的單穩(wěn)態(tài)電路

圖14.4.3是由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器。由555定時器構(gòu)成的單穩(wěn)態(tài)電路有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)。在外來的負觸發(fā)脈沖作用下,輸出能夠由穩(wěn)定狀態(tài)“0”翻轉(zhuǎn)到暫穩(wěn)狀態(tài)“1”。并且暫穩(wěn)狀態(tài)維持一段時間后,能自動返回到穩(wěn)定狀態(tài)。這段暫態(tài)時間由555定時器外接的電阻R和電容C參數(shù)決定。圖14.4.3單穩(wěn)態(tài)觸發(fā)器

14.4.3555定時器構(gòu)成的多諧振蕩器

圖14.4.4是由555定時器構(gòu)成的多諧振蕩器。由555定時器構(gòu)成的多諧振蕩電路為無穩(wěn)態(tài)電路,即有兩個暫態(tài),暫態(tài)“0”和暫態(tài)“1”。暫態(tài)時間由555定時器外接的電阻R1、R2和電容C參數(shù)決定。圖14.4.4多諧振蕩器

由此可見,電容在不斷充放電時,555定時器的輸出端輸出周期性矩形波。

暫態(tài)“1”維持時間計算:通過分析可知,電容上電壓由(1/3)UCC充到(2/3)UCC時,電路維持暫態(tài)“1”,根據(jù)RC電路充電過程的三要素公式,可得

暫態(tài)“0”維持時間計算:同樣分析可知,電容上電壓由(2/3)UCC放電到(1/3)UCC時,電路維持暫態(tài)“0”,根據(jù)RC電路充電過程的三要素公式,可得

振蕩周期:

14.4.4555定時器構(gòu)成的實用電路舉例

1.樓道觸摸延時燈

圖14.4.5為由555定時器構(gòu)成的樓道觸摸延時燈。555定時器接成單穩(wěn)態(tài)電路。

不需要開燈的時候,觸摸片P上沒有感應電壓。電容C1通過555定時器的7腳放電完畢,3腳輸出低電平,繼電器KS線圈無電,常開觸點不動作,電燈不亮。圖14.4.5樓道觸摸延時燈

需要開燈的時候,用手觸摸一下觸摸片P,人體感應的雜波信號電壓通過電容C2加到555定時器的2腳,相當于給2腳一個觸發(fā)信號,555定時器進入暫態(tài),3腳輸出由低電平變

為高電平,此時繼電器KS線圈得電,常開觸點閉合,電燈被點亮。由于555定時器工作在單穩(wěn)態(tài),此時即使是人手離開觸摸片P,亦不會影響3腳輸出的高電平,電燈不會熄滅。當經(jīng)過了1.1RPC1的時間后,555定時器暫態(tài)結(jié)束,3腳輸出變回低電平,使得繼電器KS失電,電燈熄滅。調(diào)節(jié)滑線變阻器RP的參數(shù),即可改變燈持續(xù)發(fā)光的時間。

2.盆花缺水檢測器

圖14.4.6為由555定時器構(gòu)成的盆花缺水檢測器,當檢測到盆花中的花卉缺水時,檢測器就會發(fā)出閃光信號,提醒人們要給花卉澆水。555定時器接成多諧振蕩器。圖14.4.6盆花缺水檢測器

3.汽車空氣清新器

圖14.4.7為由555定時器構(gòu)成的汽車空氣清新器,將汽車+12V直流電壓變換為3000V高壓,使空氣電離產(chǎn)生大量負離子,從而改善空氣質(zhì)量。555定時器一個做定時用,一個做高頻振蕩用。圖14.4.7汽車空氣清