電工電子技術(shù)與技能課件：觸發(fā)器及時(shí)序邏輯電路

觸發(fā)器及時(shí)序邏輯電路

模塊一常見觸發(fā)器1.掌握觸發(fā)器和時(shí)序邏輯電路的特點(diǎn)。2.掌握基本RS觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器和T型觸發(fā)器的邏輯功能。模塊一常見觸發(fā)器

【學(xué)習(xí)目標(biāo)】

【能力目標(biāo)】1.能夠設(shè)計(jì)常用觸發(fā)器電路。2.能根據(jù)常用觸發(fā)器的輸入波形畫出輸出波形。模塊一常見觸發(fā)器

時(shí)序邏輯電路是由具有記憶功能的觸發(fā)器及構(gòu)成組合邏輯電路的門電路構(gòu)成的。時(shí)序邏輯電路的特點(diǎn)是：任何時(shí)刻電路的輸出狀態(tài)不僅與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，還與電路的前一個(gè)狀態(tài)有關(guān)，即時(shí)序邏輯電路具有記憶功能。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本單元。常用的時(shí)序邏輯電路有寄存器和計(jì)數(shù)器等。模塊一常見觸發(fā)器

一、RS觸發(fā)器（一）基本RS觸發(fā)器1.電路組成與邏輯符號(hào)

模塊一常見觸發(fā)器

2.工作原理(1）電路的初始狀態(tài)（原態(tài)）用表示，觸發(fā)后的狀態(tài)（次態(tài)）用表示。(2)為置0端，為置1端，非符號(hào)表示低電平觸發(fā)有效。(3),,即兩輸入端同時(shí)為有效信號(hào)時(shí)，Q與同時(shí)被強(qiáng)迫為1，出現(xiàn)邏輯混亂，所以這種狀態(tài)應(yīng)當(dāng)避免。(4）選用觸發(fā)器時(shí)，應(yīng)了解電路結(jié)構(gòu)形式和觸發(fā)方式，認(rèn)清置0端、置1端是低電平有效還是高電平有效。

模塊一常見觸發(fā)器

3.邏輯功能邏輯功能110101保持010100置0100111置10001不定（應(yīng)避免）模塊一常見觸發(fā)器

（二）同步RS觸發(fā)器

1.電路組成與邏輯符號(hào)

模塊一常見觸發(fā)器

2.邏輯功能

當(dāng)CP=0時(shí)，G3、G4處于關(guān)門狀態(tài)，不論是R、S端輸人信號(hào)如何，G3、G4輸出都為1，觸發(fā)器維持原狀態(tài)。當(dāng)CP=1時(shí)，G3、G4都打開，觸發(fā)器的狀態(tài)由R、S決定。此時(shí)觸發(fā)器的真值表

表

同步RS觸發(fā)器真值表CPR

S邏輯功能0××保持100保持011置1100置011不定（應(yīng)避免）例13—1根據(jù)所給出的時(shí)鐘脈沖CP和R、S端的輸入波形，畫出同步RS觸發(fā)器Q和端的波形。設(shè)觸發(fā)器的初始狀態(tài)為“0”。解：根據(jù)同步RS觸發(fā)器的真值表，確定每一個(gè)時(shí)鐘脈沖高電平到來時(shí)的R、S的電平組合情況，分別畫出Q端和端的輸出波形。模塊一常見觸發(fā)器3．集成觸發(fā)器

集成觸發(fā)器的觸發(fā)方式觸發(fā)方式時(shí)鐘脈沖狀態(tài)定義符號(hào)(以RS觸發(fā)器為例)電平觸發(fā)高電平、低電平觸發(fā)器的翻轉(zhuǎn)在CP的高電平或低電平期間進(jìn)行同步RS觸發(fā)器邊沿觸發(fā)上升沿觸發(fā)上升沿觸發(fā)器的翻轉(zhuǎn)在CP的上升沿時(shí)刻進(jìn)行上升沿觸發(fā)RS觸發(fā)器下降沿觸發(fā)下降沿觸發(fā)器的翻轉(zhuǎn)在CP的下降沿時(shí)刻進(jìn)行下升沿觸RS觸發(fā)器主從觸發(fā)器高電平觸發(fā)器內(nèi)部有主、從兩個(gè)觸發(fā)器。主觸發(fā)器的翻轉(zhuǎn)在CP的高電平期間進(jìn)行。從觸發(fā)器的狀態(tài)在CP的下降沿變?yōu)榕c主觸發(fā)器的一樣。觸發(fā)器的狀態(tài)為從觸發(fā)器狀態(tài)，整個(gè)觸發(fā)器的翻轉(zhuǎn)在CP的下降沿進(jìn)行。主從RS觸發(fā)器模塊一常見觸發(fā)器二、其他類型觸發(fā)器1、JK觸發(fā)器

JK觸發(fā)器的邏輯符號(hào)J

K邏輯功能00保持010置0101置111翻轉(zhuǎn)JK觸發(fā)器真值表模塊一常見觸發(fā)器2、D觸發(fā)器

集成D觸發(fā)器符號(hào)集成D觸發(fā)器功能表D邏輯功能01置0置1例13—2根據(jù)所給出的時(shí)鐘脈沖CP和J、K端的輸入波形，畫出下降沿觸發(fā)的JK觸發(fā)器的Q端的波形。設(shè)觸發(fā)器的初始狀態(tài)為“0”。解：根據(jù)JK觸發(fā)器的真值表，確定每一個(gè)時(shí)鐘脈沖下降沿那一時(shí)刻的J、K的電平組合情況，得到Q端輸出波形。三觸發(fā)器及時(shí)序邏輯電路模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用1.掌握時(shí)序邏輯電路的特點(diǎn)。2.了解寄存器和計(jì)數(shù)器的電路構(gòu)成和工作原理。模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用【學(xué)習(xí)目標(biāo)】

1.能設(shè)計(jì)簡(jiǎn)單的組合邏輯電路和時(shí)序邏輯電路。2.能設(shè)計(jì)簡(jiǎn)單的常見時(shí)序邏輯電路。【能力目標(biāo)】

模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用一、寄存器

寄存器由觸發(fā)器和門電路組成，具有接收、暫存數(shù)據(jù)和輸出數(shù)據(jù)的功能。只有在得到接收指令時(shí)，寄存器才能接收要寄存的數(shù)據(jù)。按邏輯功能的不同，寄存器分為數(shù)碼寄存器和移位寄存器。（一）數(shù)碼寄存器用來存放二進(jìn)制數(shù)碼的寄存器稱為數(shù)碼寄存器。模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用工作原理：1.清零2.寄存數(shù)碼3.保存數(shù)碼模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用（二）移位寄存器所謂移位，就是將存放的數(shù)碼依次在移位脈沖的作用下向左或向右移動(dòng)。1.單向移位寄存器在移位脈沖作用下，所存數(shù)碼只能向某一方向（左或右）移動(dòng)的寄存器叫單向移位寄存器。4位左移位寄存器的狀態(tài)真值表模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用輸入輸出移位過程CPD0Q3Q2Q1Q00×0000清零110001左移一位210011左移兩位300110左移三位411101左移四位模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用集成移位寄存器741LS194芯片及引腳圖

2.雙向移位寄存器例如集成移位寄存器74LS194。CPM0M1邏輯功能說明×0××異步清零功能=0時(shí)，無論其他輸入端為何值，移位寄存器立即清零，即Q3Q2Q1Q0=0000↑100保持功能=1，且M0=M1=0時(shí)，CP端輸入一個(gè)移位脈沖，寄存器保持原狀態(tài)不變↑111同步并行送數(shù)功能=1，且M0=M1=1時(shí)，CP端輸入一個(gè)移位脈沖，寄存器并行送入數(shù)據(jù)，即則Q3Q2Q1Q0=D3D2D1D0↑110右移串行送數(shù)功能=1，且M0=1，M1=0時(shí)，

CP端輸入一個(gè)移位脈沖，可依次把加在DSR、QA、QB、QC端的數(shù)據(jù)各右移一位（DR數(shù)據(jù)移到原QA位置）↑101左移串行送數(shù)功能=1，且M0=0，M1=1時(shí)，

CP端輸入一個(gè)移位脈沖，可依次把加在QB、QC、QD、DSL端的數(shù)據(jù)各左移一位（DSL數(shù)據(jù)移到原QD位置）集成移位寄存器74LS194具有清零、保持、送數(shù)、右移及左移功能，見下表模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用

二、計(jì)數(shù)器計(jì)數(shù)器是一種能對(duì)輸入脈沖進(jìn)行累計(jì)計(jì)數(shù)的邏輯器件，除了計(jì)數(shù)功能之外，還具有分頻、定時(shí)等功能，廣泛地應(yīng)用于各種數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中。

（一）計(jì)數(shù)器的分類

1.按照進(jìn)位數(shù)制的不同，可分為二進(jìn)制、十進(jìn)制和N進(jìn)制（即任意進(jìn)制）計(jì)數(shù)器。2.按觸發(fā)器動(dòng)作方式可分為異步計(jì)數(shù)器和同步計(jì)數(shù)器；3.按運(yùn)算功能可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器等。模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用（二）異步計(jì)數(shù)器1.異步三位二進(jìn)制加法計(jì)數(shù)器模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用異步三位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)真值表模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用計(jì)數(shù)脈沖CP原態(tài)新態(tài)觸發(fā)脈沖有無下降沿Q2nQ

n1Q0nQ2n+1Q1n+1Q0n+1CP2CP1CP00000000

1000001

有2001010

有有3010011

有4011100有有有5100101

有6101110

有有7110111

有8111000有有有異步三位二進(jìn)制加法計(jì)數(shù)器時(shí)序圖模塊二常用時(shí)序邏輯電路的認(rèn)知與應(yīng)用

2.異步三位二