模擬集成電路設(shè)計(jì) 課件 第1章 緒論

1微電子科學(xué)與工程專業(yè)—本科生課程模擬集成電路設(shè)計(jì)DesignofAnalogintegratedCircuits2

課程基本信息課程編碼：學(xué)時(shí)/學(xué)分：56學(xué)時(shí)（課堂理論教學(xué)）/3.5學(xué)分課程性質(zhì)：學(xué)科專業(yè)核心課程（必修課）先修課程：電路基礎(chǔ)、信號(hào)與系統(tǒng)、模擬/數(shù)字電子技術(shù)基礎(chǔ)、半導(dǎo)體物理與器件、集成電路制造工藝上課時(shí)間：課程成績(jī)=平時(shí)成績(jī)（含作業(yè)、課堂出席）+期末筆試成績(jī)（考試）配套課程：模擬集成電路設(shè)計(jì)實(shí)踐（48學(xué)時(shí)，滯后本課程6周）模擬集成電路版圖設(shè)計(jì)（32學(xué)時(shí)，滯后本課程9周）3

課程內(nèi)容安排第1章

緒論（4學(xué)時(shí)）第2章

CMOS元器件及其模型（8學(xué)時(shí)）第3章

單級(jí)放大器（8學(xué)時(shí)）第4章

運(yùn)算放大器（8學(xué)時(shí)）第5章

高性能運(yùn)算放大器（6學(xué)時(shí)）第6章

比較器（4學(xué)時(shí)）第7章

基準(zhǔn)電壓與電流（4學(xué)時(shí)）第8章

電路噪聲（4學(xué)時(shí)）第9章

時(shí)鐘信號(hào)產(chǎn)生電路（4學(xué)時(shí)）第10章

數(shù)據(jù)轉(zhuǎn)換電路（6學(xué)時(shí)）共計(jì)：56學(xué)時(shí)4

教材及主要參考書(shū)1)《模擬集成電路設(shè)計(jì)》，魏廷存，等編著，電子工業(yè)出版社，2022年9月2)《模擬CMOS集成電路設(shè)計(jì)》(第2版)，[美]畢查德·拉扎維（Behzad

Razavi）著，陳貴燦，等譯，西安交通大學(xué)出版社，2018年3)《CMOS模擬集成電路設(shè)計(jì)》，[美]PhillipE.Allen等著，馮軍等譯，電子工業(yè)出版社，2005年4)《AnalogIntegratedCircuitDesign》，DavidA.Johns&KenMartin,JohnWiley&Sons，Inc.1997年5)《AnalysisandDesignofAnalogIntegratedCircuits》，P.R.Gray，P.J.Hurst，S.H.Lewis，andR.G.Meyer，JohnWiley&Sons，Inc.2001年6)《AnalogDesignEssentials》，WillyM.C.Sansen著,Springer.2011年5

微電子科學(xué)與工程專業(yè)的本科專業(yè)課程結(jié)構(gòu)夯實(shí)基礎(chǔ)理論，加強(qiáng)實(shí)踐訓(xùn)練61.1集成電路技術(shù)概述1.2模擬集成電路的功能及應(yīng)用領(lǐng)域1.3模擬集成電路的設(shè)計(jì)流程1.4SPICE仿真簡(jiǎn)介第1章

緒論7

1.1集成電路技術(shù)概述1.集成電路簡(jiǎn)介2.集成電路的發(fā)展歷史3.集成電路的重要性4.集成電路的主要應(yīng)用領(lǐng)域5.集成電路產(chǎn)業(yè)鏈6.集成電路產(chǎn)業(yè)的特點(diǎn)7.中國(guó)集成電路產(chǎn)業(yè)發(fā)展現(xiàn)狀與趨勢(shì)集成電路設(shè)計(jì)分工及人才需求模擬-數(shù)字混合信號(hào)集成電路的制造工藝8

為什么選擇半導(dǎo)體材料？按照導(dǎo)電性能的強(qiáng)弱，可將固體分為導(dǎo)體、絕緣體、半導(dǎo)體。導(dǎo)體的導(dǎo)電性能太強(qiáng)，絕緣體的導(dǎo)電性能太弱，其導(dǎo)電性能均不易受控制。只有半導(dǎo)體材料，可通過(guò)摻雜或擴(kuò)散其它元素，人為改變其導(dǎo)電性能。由于半導(dǎo)體器件存在導(dǎo)通閾值電壓，通過(guò)外加電壓可以控制器件的導(dǎo)通或關(guān)斷（適合于作開(kāi)關(guān)器件，用于數(shù)字電路），或控制器件的電流大?。ㄓ糜谀M電路）。半導(dǎo)體又分為：集成電路、分立器件、光電器件、傳感器（MEMS）集成電路（IC:IntegratedCircuits）也稱為芯片（Chip）。采用一定的工藝，把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連在一起，制作在一小塊半導(dǎo)體晶片上，然后封裝在一個(gè)管殼內(nèi)。

1.集成電路簡(jiǎn)介微電子學(xué)是調(diào)控電子運(yùn)動(dòng)的一門(mén)科學(xué)與技術(shù)9

1.集成電路簡(jiǎn)介手機(jī)電路主板10

1.集成電路簡(jiǎn)介切割晶圓制造電路原理圖設(shè)計(jì)芯片版圖設(shè)計(jì)中測(cè)終測(cè)出廠設(shè)計(jì)指標(biāo)（用戶需求）封裝11

1.集成電路簡(jiǎn)介硅片測(cè)試（中測(cè)）封裝測(cè)試出廠銷(xiāo)售石英石單晶硅柱硅晶圓熔煉、直拉切片、拋光晶元切片涂膠、光刻曝光、刻蝕摻雜光刻集成電路制造流程（“點(diǎn)石成金”）121947年，美國(guó)貝爾實(shí)驗(yàn)室的巴丁和布拉頓研制成功世界上第一個(gè)鍺點(diǎn)接觸型晶體管；1950年，肖克萊研制成功另一種結(jié)型（pn結(jié)）晶體管。由于巴丁、布拉頓和肖克萊在晶體管和結(jié)型晶體管發(fā)明上的貢獻(xiàn)，在1956年獲得了諾貝爾物理獎(jiǎng)。從此開(kāi)啟了固態(tài)電子（Solid-StateCircuit）技術(shù)的歷史（取代了真空電子管技術(shù)）。

2.集成電路的發(fā)展歷史鍺點(diǎn)接觸型三極管巴丁（左）、布拉頓（右）和肖克萊（中）集成電路是人類歷史上最偉大的發(fā)明。在科學(xué)技術(shù)史上，與集成電路技術(shù)競(jìng)爭(zhēng)的其它技術(shù)，無(wú)一例外的是失敗者。131958年，美國(guó)TI公司的杰克·基爾比（JackKilby）研制成功全球第一塊鍺集成電路（圖1），2000年被授予諾貝爾物理學(xué)獎(jiǎng)（圖3）。今年是集成電路發(fā)明63周年。1959年，美國(guó)仙童公司的羅伯特·諾伊斯（RobertNoyce）研制成功全球第一塊基于硅平面工藝的硅集成電路（圖2）

2.集成電路的發(fā)展歷史圖1圖2圖3141963年，F(xiàn).M.Wanlass和C.T.Sah首次提出CMOS（ComplementaryMetalOxideSemiconductor，互補(bǔ)金屬氧化物半導(dǎo)體）技術(shù)，現(xiàn)在95%以上的集成電路芯片都是采用CMOS工藝制造的。1966年，美國(guó)RCA公司研制出CMOS集成電路，并研制出第一塊門(mén)陣列（50門(mén)）芯片。

2.集成電路的發(fā)展歷史151965年，美國(guó)仙童公司的戈登·摩爾（GordonMoore，Intel的創(chuàng)始人）提出著名的摩爾定律：集成電路芯片上的晶體管數(shù)量每年翻一番，1975年修正為每?jī)赡攴环?。集成電路中晶體管的特征尺寸將隨時(shí)間按照指數(shù)規(guī)律縮小，帶來(lái)芯片的制造成本（面積）降低、工作速度提高和功耗降低。

2.集成電路的發(fā)展歷史GordonMoore7納米是人類頭發(fā)絲的一萬(wàn)分之一！16

2.集成電路的發(fā)展歷史過(guò)去40多年，微處理器芯片中所集成的晶體管數(shù)目增長(zhǎng)曲線。10億個(gè)蘋(píng)果A16處理器:160億個(gè)晶體管，主頻3.46GHz（2022年，4nm工藝）Intel

4004，首款商用微處理器，內(nèi)含2300個(gè)晶體管，主頻為740KHz，1971年，10μm工藝。17

2.集成電路的發(fā)展歷史過(guò)去100多年，人類每$1000成本所能得到的每秒計(jì)算能力增長(zhǎng)曲線。18

2.集成電路的發(fā)展歷史摩爾定律背后的終極推動(dòng)力其實(shí)是經(jīng)濟(jì)因素（摩爾定律非物理定律）。時(shí)至今日，摩爾定律“投資發(fā)展制程→芯片生產(chǎn)成本降低→用部分利潤(rùn)繼續(xù)投資發(fā)展新制程”的商業(yè)模式對(duì)于半導(dǎo)體巨頭依然有效。推動(dòng)摩爾定律的是經(jīng)濟(jì)學(xué)。摩爾定律將集成電路行業(yè)以平均每年46%的“成長(zhǎng)”速率往前推進(jìn)，遠(yuǎn)遠(yuǎn)高于其它行業(yè)的發(fā)展速度（從1973年到2014年，美國(guó)新乘用車(chē)的燃料轉(zhuǎn)換效率每年僅提升2.5％）。現(xiàn)在已進(jìn)入后摩爾時(shí)代，晶體管的尺寸縮小速度有所放緩，但這種趨勢(shì)還將持續(xù)下去。19集成電路的發(fā)明開(kāi)啟了人類的信息時(shí)代1964年，IBM研制成功全球第一臺(tái)采用集成電路的通用計(jì)算機(jī)IBM3601971年，Intel公司采用10μmCMOS工藝，研制成功全球首款微處理器4004，開(kāi)啟了基于微處理器的計(jì)算機(jī)時(shí)代（信息時(shí)代）1971年，IBM推出全球首臺(tái)個(gè)人計(jì)算機(jī)（PC）

2.集成電路的發(fā)展歷史Intel

4004，首款商用微處理器，內(nèi)建2300個(gè)晶體管，主頻為740KHz20

2.集成電路的發(fā)展歷史世界上第一塊微處理器4004在Intel誕生80286/386/486Pentium（奔騰）Core（酷睿）21

集成電路的發(fā)明開(kāi)啟了人類的信息時(shí)代，目前正在推動(dòng)人類進(jìn)入智能時(shí)代。人類文明發(fā)展經(jīng)歷的四次工業(yè)革命：

蒸汽機(jī)時(shí)代→電氣時(shí)代→信息時(shí)代→智能時(shí)代

2.集成電路的發(fā)展歷史芯片22集成電路是國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展的戰(zhàn)略性、基礎(chǔ)性、先導(dǎo)性產(chǎn)業(yè)。石油、鋼鐵與集成電路被稱為是國(guó)家的戰(zhàn)略支柱工業(yè)。集成電路技術(shù)是國(guó)家實(shí)力競(jìng)爭(zhēng)的戰(zhàn)略制高點(diǎn):微電子與集成電路技術(shù)代表著當(dāng)今世界微細(xì)制造的最高水平，集人類超微細(xì)加工技術(shù)之大成，融合了40多種科學(xué)技術(shù)及工程領(lǐng)域的交叉學(xué)科和尖端制造技術(shù)，是人類迄今為止的最偉大技術(shù)發(fā)明對(duì)制造裝備、精密機(jī)械、精密儀器、自動(dòng)化設(shè)備、精細(xì)化工和新材料產(chǎn)業(yè)均有直接帶動(dòng)作用集成電路處于信息和電子產(chǎn)業(yè)鏈的最高端，利潤(rùn)率高。另外，自主可控的集成電路技術(shù)對(duì)于國(guó)家信息安全和軍事國(guó)防建設(shè)尤其重要集成電路產(chǎn)業(yè)是當(dāng)今全球經(jīng)濟(jì)的重要增長(zhǎng)點(diǎn)，是學(xué)術(shù)界和產(chǎn)業(yè)界的最活躍研發(fā)課題之一，對(duì)IT行業(yè)的發(fā)展起著至關(guān)重要的引領(lǐng)作用。

3.集成電路的重要性23

3.集成電路的重要性集成電路是現(xiàn)代信息和電子工業(yè)體系的基石電腦操作系統(tǒng)和應(yīng)用軟件的升級(jí)換代需要強(qiáng)大的CPU芯片支持人工智能（AI）的三大要素：計(jì)算能力（AI芯片）、算法和樣本數(shù)據(jù)。而計(jì)算能力是由AI芯片的性能決定的，是人工智能的發(fā)動(dòng)機(jī)。24

4.集成電路的主要應(yīng)用領(lǐng)域

消費(fèi)類電子計(jì)算機(jī)與互聯(lián)網(wǎng)(信息技術(shù))，云計(jì)算和云存儲(chǔ)，大數(shù)據(jù)，人工智能：個(gè)人電腦、平板電腦、服務(wù)器、網(wǎng)絡(luò)設(shè)備、存儲(chǔ)設(shè)備、顯示器等移動(dòng)通信(包括通信網(wǎng)絡(luò)設(shè)備)，移動(dòng)互聯(lián)網(wǎng)：手機(jī)、GPS導(dǎo)航、Bluetooth/ZigBee/WiFi，無(wú)線局域網(wǎng)、高速公路智能收費(fèi)系統(tǒng)(ITS)、RFID智能卡(IC卡)數(shù)字家電：數(shù)碼相機(jī)/攝像機(jī)、平板電視(高清數(shù)字電視)、可穿戴電子設(shè)備、VR/AR、數(shù)字音視頻、DVD、電子紙(書(shū))、白色家電等其它新型交叉領(lǐng)域：生物醫(yī)療電子、柔性電子、精準(zhǔn)醫(yī)療、智能傳感器(物聯(lián)網(wǎng))、視頻監(jiān)控及安防電子、半導(dǎo)體照明(LED)、太陽(yáng)能光伏發(fā)電、能量采集自供電工業(yè)電子：汽車(chē)電子、衛(wèi)星導(dǎo)航、高端制造裝備、智能制造(工業(yè)4.0)、測(cè)試儀器儀表、數(shù)控機(jī)床軍工宇航電子：武器裝備、空間探測(cè)（自主可控），軍用衛(wèi)星、航天器與深空探測(cè)器、激光雷達(dá)按芯片的工作可靠性要求分類25

4.集成電路的主要應(yīng)用領(lǐng)域微電子與集成電路技術(shù)推動(dòng)消費(fèi)類電子的普及與發(fā)展26

5.集成電路產(chǎn)業(yè)鏈融合了40多種科學(xué)技術(shù)及工程領(lǐng)域的交叉學(xué)科和尖端制造技術(shù)半導(dǎo)體器件與制造工藝27

5.集成電路產(chǎn)業(yè)鏈芯片制造裝備和半導(dǎo)體材料：AppliedMaterials,ASML（美、日、歐）芯片制造純代工(Foundry，TSMC的純代工商業(yè)模式極大地推動(dòng)了集成電路產(chǎn)業(yè)的發(fā)展)：TSMC,UMC,GlobalFoundries,SMICIDM(IntegratedDeviceManufacture)：Intel,Samsung,SKHynix,Micron,TI,NXP,Toshiba,Infineon,ST,Sony芯片設(shè)計(jì)Fabless：ARM、高通、博通、聯(lián)發(fā)科、AMD、海思、展訊IDM：Intel，IBM，TI，ADI，ST芯片封裝與測(cè)試：日月光，美光，長(zhǎng)電，華天科技EDA軟件廠商：Cadence，Synopsys，Mentor，華大九天285.集成電路產(chǎn)業(yè)鏈ICDesignFullmask(工程批)Shuttle(MPW)電路設(shè)計(jì)版圖設(shè)計(jì)數(shù)字電路ICPackageICfinaltest最終用戶WaferproductionICwafertest(CP)Interface模擬電路ICproduction,testandpackageSystemdesignRTLdesignLogicsynthesisLayoutdesignMaskproduction芯片設(shè)計(jì)、加工、測(cè)試、封裝流程CP:ChipProbing，中測(cè)29

6.集成電路產(chǎn)業(yè)的特點(diǎn)發(fā)展集成電路產(chǎn)業(yè)需要付出長(zhǎng)期艱苦的努力，要有“掙慢錢(qián)”的戰(zhàn)略眼光。集成電路是典型的人才、資金和技術(shù)密集型產(chǎn)業(yè)，這個(gè)行業(yè)具有“大投入、大收益，中投入、沒(méi)收益，小投入、大虧損”的特征。需要實(shí)現(xiàn)產(chǎn)業(yè)鏈、金融鏈、創(chuàng)新鏈的“三鏈融合”，才能推動(dòng)集成電路的快速持續(xù)發(fā)展。集成電路是貴族專業(yè)。集成電路技術(shù)發(fā)展速度快，不進(jìn)則退，慢進(jìn)則衰，贏者通吃集成電路設(shè)計(jì)的特點(diǎn)：要求嚴(yán)謹(jǐn)認(rèn)真、一絲不茍的工匠精神開(kāi)發(fā)周期長(zhǎng)：從啟動(dòng)研發(fā)到批量生產(chǎn)通常需1~2年多工種協(xié)作：確定芯片性能指標(biāo)/架構(gòu)設(shè)計(jì)/算法設(shè)計(jì)/接口協(xié)議/IP核；前端/后端/模擬/數(shù)字/射頻/混合信號(hào)IC設(shè)計(jì)；芯片測(cè)試試錯(cuò)成本高：EDA工具費(fèi)+人工成本+流片費(fèi)(數(shù)十萬(wàn)~)+測(cè)試費(fèi)排錯(cuò)難度大：芯片集成度越高，排錯(cuò)難度越大→可測(cè)性設(shè)計(jì)30以組裝（OEM）為主導(dǎo)的發(fā)展模式（勞動(dòng)密集型，低人力成本，市場(chǎng)規(guī)模效應(yīng)，國(guó)內(nèi)市場(chǎng)與加工出口貿(mào)易），處于全球產(chǎn)業(yè)鏈的中低端“全球制造中心”，個(gè)人電腦、手機(jī)、白色家電等產(chǎn)量居全球第一沒(méi)有形成四大技術(shù)體系，不掌握核心技術(shù)和專利（“卡脖子”技術(shù)）計(jì)算機(jī)硬件技術(shù)體系（CPU/GPU/存儲(chǔ)器）計(jì)算機(jī)軟件技術(shù)體系（操作系統(tǒng)/基礎(chǔ)軟件/數(shù)據(jù)庫(kù)）微電子技術(shù)體系（核心電子元器件、高端通用芯片-FPGA/DSP/ADC）

關(guān)鍵材料、制造裝備與工藝技術(shù)體系（IC制造裝備、工藝和材料）產(chǎn)品利潤(rùn)率低，國(guó)外公司通過(guò)核心技術(shù)（專利）和關(guān)鍵產(chǎn)品（元器件/IC）賺取了大部分利潤(rùn)，留給國(guó)內(nèi)的只有在組裝中完成的很小增值利潤(rùn)（消耗資源、破壞環(huán)境、人工低福利，國(guó)產(chǎn)手機(jī)只有5%利潤(rùn)）。

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)中國(guó)電子信息產(chǎn)業(yè)（IT行業(yè)）現(xiàn)狀31

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)80年代世界半導(dǎo)體產(chǎn)業(yè)在美國(guó)、日本崛起，90年代中國(guó)臺(tái)灣、韓國(guó)及新加坡相繼出道，21世紀(jì)則將迎來(lái)中國(guó)半導(dǎo)體時(shí)代；2021年中國(guó)IC市場(chǎng)規(guī)模占全球60%以上。目前80%以上的芯片尚需進(jìn)口，國(guó)產(chǎn)芯片主要集中在手機(jī)基帶芯片以及IC卡、SIM卡、電源芯片以及玩具類芯片等中低端產(chǎn)品。連續(xù)多年成為國(guó)內(nèi)最大宗的進(jìn)口商品。2021年，中國(guó)的芯片進(jìn)口額為4325億美元，占全球集成電路產(chǎn)值的約78%，其中中國(guó)自己用了將近35%，40%以上的又裝在整機(jī)中出口了。中國(guó)電子信息產(chǎn)業(yè)長(zhǎng)期處于“缺芯”(無(wú)核心高端芯片-CPU/GPU/DSP/FPGA/ADC、存儲(chǔ)器、高端通信與視頻芯片等)、“少魂”(無(wú)操作系統(tǒng))、“沒(méi)面子”(無(wú)顯示面板-TFT-LCD/AM-OLED，現(xiàn)在有改善)狀態(tài)。32

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)國(guó)產(chǎn)芯片的市占率（2019年）系統(tǒng)設(shè)備核心芯片市場(chǎng)占有率計(jì)算機(jī)系統(tǒng)服務(wù)器CPU

0%個(gè)人電腦CPU/GPU

0%工業(yè)應(yīng)用MCU

2%通用電子系統(tǒng)可編程邏輯設(shè)備FPGA/EPLD

0%數(shù)字信號(hào)處理設(shè)備DSP

0%嵌入式系統(tǒng)Embedded

CPU~

10%通信裝備移動(dòng)通信終端Application

Processor

18%CommunicationProcessor

22%Embedded

CPU/GPU

0%Embedded

DSP

0%核心網(wǎng)絡(luò)設(shè)備N(xiāo)PU

15%存儲(chǔ)設(shè)備半導(dǎo)體存儲(chǔ)器DRAM

0%Nand

Flash

0%Nor

Flash

5%顯示及視頻系統(tǒng)高清電視和智能電視Imageprocessor

10%Displaydriver

0%33

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)芯片制造業(yè)（純代工，F(xiàn)oundry）:

SMIC(中芯國(guó)際)等。8~12英寸晶圓片，最高工藝可達(dá)14nm工藝，且以接國(guó)外訂單為主。芯片制造工藝水平與國(guó)外相差三代以上（國(guó)外現(xiàn)已量產(chǎn)16nm、14nm、10nm、7nm，5nm，并開(kāi)始向3nm、2nm挺進(jìn)）。34

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)芯片設(shè)計(jì)業(yè)（Fabless）:中國(guó)IC設(shè)計(jì)企業(yè)多達(dá)1700多家，超過(guò)國(guó)外芯片設(shè)計(jì)公司數(shù)量總和。但企業(yè)規(guī)模小、產(chǎn)品面窄、檔次低，企業(yè)間產(chǎn)品同質(zhì)化競(jìng)爭(zhēng)激烈（拼價(jià)格）。中國(guó)IC設(shè)計(jì)企業(yè)盡管眾多，但銷(xiāo)售額總和只有美國(guó)高通公司的60-70%。國(guó)內(nèi)設(shè)計(jì)公司無(wú)法“喂飽”國(guó)內(nèi)芯片制造廠(只占20%)和封裝測(cè)試廠。缺乏核心專利和技術(shù)。35

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)芯片封裝、測(cè)試業(yè):封裝最為成熟，國(guó)際大廠如Intel、AMD、ST、Micron、東芝等都在中國(guó)設(shè)立了封裝廠。芯片測(cè)試設(shè)備也有國(guó)外公司（Agilent，Advantest）進(jìn)入中國(guó)市場(chǎng)。36

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)我國(guó)政府從2000年起，相繼發(fā)布了各種政策，鼓勵(lì)和推動(dòng)集成電路產(chǎn)業(yè)快速發(fā)展。目前是中國(guó)集成電路產(chǎn)業(yè)發(fā)展的最好機(jī)遇（黃金期）。

2000年出臺(tái)國(guó)務(wù)院18號(hào)文件，鼓勵(lì)集成電路產(chǎn)業(yè)發(fā)展；

2006年推出16個(gè)重大專項(xiàng)中的01（核高基）、02（極大規(guī)模集成電路制造裝備及成套工藝）、03（新一代寬帶無(wú)線移動(dòng)通信網(wǎng)）專項(xiàng)，均與集成電路有關(guān)；2011年出臺(tái)國(guó)務(wù)院新18號(hào)文件，進(jìn)一步鼓勵(lì)集成電路產(chǎn)業(yè)發(fā)展；2012年工信部發(fā)布了《集成電路產(chǎn)業(yè)十二五發(fā)展規(guī)劃》；2013年國(guó)務(wù)院批準(zhǔn)成立國(guó)家集成電路產(chǎn)業(yè)投資基金（大基金），其中一期為1387多億元，主要面向集成電路制造；二期（2019年設(shè)立）為2041億元，主要面向半導(dǎo)體材料、集成電路制造裝備、集成電路設(shè)計(jì)；37

7.中國(guó)IC行業(yè)發(fā)展現(xiàn)狀與趨勢(shì)2014年國(guó)務(wù)院發(fā)布了“國(guó)家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要”；2015年教育部支持全國(guó)26所高校建設(shè)或籌建“國(guó)家示范性微電子學(xué)院”，西工大是其中之一，以加快集成電路高端人才培養(yǎng)；2018年李克強(qiáng)政府工作報(bào)告中，將集成電路列為實(shí)體經(jīng)濟(jì)的第一位；2019年，教育部將集成電路定為戰(zhàn)略性新興產(chǎn)業(yè)發(fā)展和民生急需學(xué)科專業(yè)的第一位。（2018年和2019年分別發(fā)生美國(guó)制裁中興和華為事件）2020年，“集成電路科學(xué)與工程”被國(guó)務(wù)院和教育部列為一級(jí)學(xué)科2020年，中央的“十四五規(guī)劃建議”中，將人工智能、量子信息、集成電路列為優(yōu)先發(fā)展的“三駕馬車(chē)”。目前是中國(guó)集成電路發(fā)展的黃金期！38

8.集成電路設(shè)計(jì)分工及人才需求優(yōu)秀的IC設(shè)計(jì)工程師應(yīng)具備的設(shè)計(jì)經(jīng)驗(yàn)：數(shù)字電路：自動(dòng)綜合（3年以上~）模擬電路：人工設(shè)計(jì)（5年以上~）射頻電路：人工設(shè)計(jì)（10年以上~

）混合電路：人工設(shè)計(jì)（10年以上~

）版圖設(shè)計(jì)：人工設(shè)計(jì)與自動(dòng)綜合（3年以上~）電路類型：數(shù)字電路→模擬電路→射頻(混合信號(hào))電路設(shè)計(jì)人才：較多→較少→稀缺數(shù)字電路設(shè)計(jì)模擬電路設(shè)計(jì)射頻或混合信號(hào)集成電路設(shè)計(jì)據(jù)估計(jì)，到2023年，國(guó)內(nèi)需要集成電路從業(yè)人員78萬(wàn)人，而目前僅有50余萬(wàn)人。39

8.集成電路設(shè)計(jì)分工及人才需求數(shù)字IC設(shè)計(jì)：需要扎實(shí)的數(shù)字電路基礎(chǔ)和一定的模擬IC基礎(chǔ)，較強(qiáng)的編程能力，要熟悉數(shù)字IC設(shè)計(jì)流程和各種EDA工具的使用，熟悉接口、協(xié)議、算法（優(yōu)化）、體系結(jié)構(gòu)等。模擬IC設(shè)計(jì)：需要非常扎實(shí)的模擬IC基礎(chǔ)，對(duì)集成電路工藝非常了解。射頻IC（RFIC）設(shè)計(jì)：需要掌握非常扎實(shí)的模擬IC基礎(chǔ)以及高頻電路理論知識(shí)，對(duì)集成電路工藝非常了解。與模擬電路IC設(shè)計(jì)非常類似，只是頻率高，需要考慮阻抗匹配（分布參數(shù)）和低噪聲等特性。混合IC設(shè)計(jì)：需具備數(shù)字IC、模擬IC甚至RFIC的設(shè)計(jì)能力，需要熟悉混合信號(hào)仿真（含行為級(jí)建模），考慮消除噪聲隔離和電源分離等。版圖設(shè)計(jì)：需要熟悉集成電路工藝、設(shè)計(jì)規(guī)則（編寫(xiě)工藝檢查文件）、ESD保護(hù)、芯片電源規(guī)劃/布局規(guī)劃、芯片可靠性和良品率提高等。40

8.集成電路設(shè)計(jì)分工及人才需求工程師的眼光—快速而直覺(jué)地理解一個(gè)復(fù)雜電路的工作原理；數(shù)學(xué)家的智慧—量化電路中的各種主要物理效應(yīng)，估算重要參數(shù)；藝術(shù)家的靈感—發(fā)明新的電路結(jié)構(gòu)和體系結(jié)構(gòu)。實(shí)踐出真知—盡可能多親自參與項(xiàng)目設(shè)計(jì)，積累設(shè)計(jì)和流片經(jīng)驗(yàn)。思考和創(chuàng)新—借助EDA工具的電路仿真只能代替人腦計(jì)算（快速而準(zhǔn)確地驗(yàn)證電路性能），但不能代替設(shè)計(jì)者思考（為了提高電路性能或滿足設(shè)計(jì)要求，如何設(shè)計(jì)新的電路結(jié)構(gòu)？如何調(diào)整元器件參數(shù)？）。

模擬電路設(shè)計(jì)工程師應(yīng)具備的素質(zhì):“紙上得來(lái)終覺(jué)淺，絕知此事要躬行”！41

8.集成電路設(shè)計(jì)分工及人才需求由于數(shù)字電路具有設(shè)計(jì)靈活、容差特性好等優(yōu)點(diǎn)，目前的發(fā)展趨勢(shì)是，各種電路和功能模塊盡可能用數(shù)字電路實(shí)現(xiàn)（例如，數(shù)字輔助模擬設(shè)計(jì)），但是模擬電路永遠(yuǎn)也不能缺少，其原因?yàn)椋含F(xiàn)實(shí)世界的物理量和人類能夠感知的信息（聲音和圖像）都是模擬量，因此需要模擬?數(shù)字轉(zhuǎn)換和接口電路；隨著數(shù)字電路的工作頻率不斷提高（或者數(shù)字信號(hào)的上升/下降沿變陡），數(shù)字電路的設(shè)計(jì)也需要遵循模擬電路（甚至射頻電路）的設(shè)計(jì)思想。模擬電路通常不需要利用最先進(jìn)的工藝制造，具有成本優(yōu)勢(shì)，可與數(shù)字電路實(shí)現(xiàn)異質(zhì)集成（利用3D/2.5D等微系統(tǒng)異質(zhì)集成技術(shù)）。42

9.模擬-數(shù)字混合信號(hào)集成電路的制造工藝CMOS:功耗小，輸入阻抗高，制造成本低，集成度高（摩爾定律），易于和數(shù)字電路集成在一起。但跨導(dǎo)較小，高頻特性和噪聲特性較差，驅(qū)動(dòng)電流?。ê涟布?jí)）。是目前數(shù)字集成電路和混合信號(hào)集成電路的主流工藝。Bipolar（BJT）:跨導(dǎo)（β值）大（電壓增益高），具有優(yōu)異的高頻特性和動(dòng)作速度以及低噪聲優(yōu)勢(shì)，驅(qū)動(dòng)電流大（安培級(jí)）。但集成度低，功耗較大。目前以互補(bǔ)雙極工藝（ComplementaryBipolar，CB）為主，特別適用于高性能模擬集成電路（低噪聲運(yùn)放、LDO等）。BiCMOS:Bipolar-CMOS，有效的利用了BJT和CMOS各自的優(yōu)點(diǎn)，特別適用于高性能模擬集成電路和電源電路，但制造成本高。一、硅基半導(dǎo)體（元素半導(dǎo)體）材料和器件43

9.模擬-數(shù)字混合信號(hào)集成電路的制造工藝BCD:Bipolar-CMOS-DMOS(Double-diffusedMOSFET)，雙極—互補(bǔ)金屬氧化物半導(dǎo)體—雙重?cái)U(kuò)散金屬氧化物半導(dǎo)體。它綜合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS集成度高、低功耗的優(yōu)點(diǎn)。更為重要的是它集成了DMOS功率器件，由于DMOS導(dǎo)通電阻小、擊穿電壓高（耐壓高），因而可以在開(kāi)關(guān)模式下工作，功耗小。適應(yīng)于電源和驅(qū)動(dòng)電路（例如LED驅(qū)動(dòng)）。但制造成本高。一、硅基半導(dǎo)體（元素半導(dǎo)體）材料和器件44

9.模擬-數(shù)字混合信號(hào)集成電路的制造工藝化合物半導(dǎo)體：區(qū)別于硅(Si)和鍺(Ge)等傳統(tǒng)的單質(zhì)（元素）半導(dǎo)體材料，化合物半導(dǎo)體材料包括：砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、碳化硅(SiC)、氧化鋅(ZnO)等。相對(duì)于第一代(Si/Ge)和第二代(GaAs/InP)半導(dǎo)體，第三代(GaN/SiC

/ZnO)半導(dǎo)體材料具有禁帶寬度大、電子遷移率高、電子漂移飽和速度高、介電常數(shù)小等優(yōu)點(diǎn)，非常適合于制作高速、高頻、大功率、耐高溫、耐高壓和抗輻射的半導(dǎo)體器件，在微波和射頻通信、電力電子、光電轉(zhuǎn)換（半導(dǎo)體照明）、抗輻射集成電路等領(lǐng)域具有廣泛用途。目前的主要問(wèn)題是制造成本高。二、化合物半導(dǎo)體材料和器件45

9.模擬/數(shù)字/混合信號(hào)集成電路的制造工藝化合物半導(dǎo)體材料和器件功率半導(dǎo)體器件硅基器件：MOSFET，IGBT化合物半導(dǎo)體器件：SiC，GaN461.2

模擬集成電路的功能及應(yīng)用領(lǐng)域第1章緒論47

1.電源管理電路、驅(qū)動(dòng)電路ThesystemstructureofaportabledeviceThedigitalcircuitsswitchthevoltageleveluptosupplyvoltageanddowntothegroundwithhighnoiseimmunity,buttheanalogcircuitsarenoise-sensitive,sotheyhavedifferentrequirementsforpowersupply.48

1.電源管理電路、驅(qū)動(dòng)電路

隨著半導(dǎo)體加工工藝的微細(xì)化以及數(shù)模混合信號(hào)SoC芯片或電子系統(tǒng)的功能和規(guī)模不斷擴(kuò)大，要求電源管理電路更加數(shù)字化、智能化和高能效。在SoC芯片中，圖中的芯片為單元模塊電路。491.電源管理電路、驅(qū)動(dòng)電路手機(jī)用單片集成TFT-LCDDriverIC中的電壓需求關(guān)系。50

1.電源管理電路、驅(qū)動(dòng)電路DC-DCConverter開(kāi)關(guān)電容電荷泵(Charge-pump):升壓/降壓/反壓—Onchippower開(kāi)關(guān)穩(wěn)壓電源(Switchingregulator):升壓/降壓/反壓—Onboardpower低壓差線性穩(wěn)壓電源(LDO:LowDropoutlinearvoltageregulator):降壓—Onchip/boardpower電源動(dòng)態(tài)管理電路(瞬時(shí)關(guān)閉電源、低電壓/負(fù)荷監(jiān)測(cè)、電源軟啟動(dòng)等)基準(zhǔn)電壓產(chǎn)生電路(Referencevoltagegenerator)能量采集和轉(zhuǎn)換電路（太陽(yáng)能/光能、機(jī)械能、熱能、射頻能）平板顯示器驅(qū)動(dòng)電路(LCD，OLED，LED等)機(jī)械部件的控制驅(qū)動(dòng)電路(motor，磁盤(pán)，CD，DVD，Speaker等)發(fā)展趨勢(shì):On-chip實(shí)現(xiàn)，提高轉(zhuǎn)換效率和功率密度，數(shù)字化（數(shù)字電源）。51DC-DC直流穩(wěn)壓電源的分類及應(yīng)用場(chǎng)合LDR/LDO:LowdropoutregulatorSWR:SwitchingregulatorLDR/LDOpossesstheadvantagesoflownoiseandfastresponse,butsufferlowef?ciencyoncethereislargedropoutvoltagebetweeninputandoutputvoltage.SWR,whichincludetheinductor-basedandcapacitor-based（電荷泵）converters,havehighconversionef?ciencyoverawidevoltagerangeatthecostofoutputvoltageripple.Besides,theswitchingripplewillbecoupledorfedintothecircuitssoastoin?uencetheaccuracyandqualityofsignals.微弱環(huán)境能量采集自供電技術(shù)52應(yīng)用于物聯(lián)網(wǎng)的微弱環(huán)境能量采集自供電系統(tǒng)的結(jié)構(gòu)532.3我們團(tuán)隊(duì)的最新研究成果AC壓電能量采集自供電系統(tǒng)

微弱環(huán)境壓電能量采集自供電系統(tǒng)利用壓電材料將機(jī)械轉(zhuǎn)換為電能：

壓電材料：能量密度大，結(jié)構(gòu)簡(jiǎn)單，大小和形狀可任意改變機(jī)械能：形式多種多樣：振動(dòng)/沖擊/旋轉(zhuǎn)，連續(xù)/非連續(xù)微弱環(huán)境能量采集自供電技術(shù)54

2.模擬/數(shù)字接口電路聲音、圖像等自然界的物理信號(hào)（均為模擬量）處理接口—ADC（Analog-to-digitalconverter）、DAC（Digital-to-analogconverter）典型的信號(hào)處理系統(tǒng)框圖

在數(shù)字領(lǐng)域進(jìn)行信號(hào)處理比模擬領(lǐng)域更靈活和高效55

2.模擬/數(shù)字接口電路在數(shù)字領(lǐng)域進(jìn)行信號(hào)處理的優(yōu)點(diǎn):數(shù)字信號(hào)對(duì)噪聲不敏感容易實(shí)現(xiàn)各種復(fù)雜的算法處理，功能強(qiáng)大系統(tǒng)靈活性強(qiáng)（系統(tǒng)可編程、可重構(gòu)）數(shù)字電路可進(jìn)行自動(dòng)設(shè)計(jì)和測(cè)試，設(shè)計(jì)和驗(yàn)證周期短（FPGA）隨著制造工藝微細(xì)化，數(shù)字電路的工作電壓減小、集成度和處理速度均提高（摩爾定律），面積和功耗相應(yīng)減小。DAC電路的應(yīng)用（人類只能感知模擬量）：語(yǔ)音信號(hào)處理系統(tǒng)：聲音→A/D→DSP→D/A→聲音液晶等圖像顯示驅(qū)動(dòng)系統(tǒng)：數(shù)字圖像信號(hào)→顯示用驅(qū)動(dòng)模擬信號(hào)其它（例如，步進(jìn)電機(jī)的驅(qū)動(dòng)信號(hào)）56

2.模擬/數(shù)字接口電路PCB上芯片之間的高速信號(hào)接口電路小振幅差動(dòng)信號(hào)：RSDS/LVDS/PPDS接口等。接口電路主要由高速電壓比較器構(gòu)成。優(yōu)點(diǎn)（由于信號(hào)擺幅減?。?

顯著提高信號(hào)的傳輸速度顯著減小功率損耗以及EMI噪聲

RSDS:ReducedSwingDifferentialSignaling

LVDS:LowVoltageDifferentialSignaling

PPDS:PointtoPointDifferentialSignaling57

2.模擬/數(shù)字接口電路計(jì)算機(jī)與外圍設(shè)備及多媒體的高速信號(hào)接口USB接口(UniversalSerialBus)Ver.1.1:LS:1.5Mbits/s,FS:12Mbits/sVer.2.0:HS:480Mbits/s（2000年）

Ver.3.0:SS(SuperSpeed):5.0

Gbits/s（2008年）IEEE1394(FireWire火線/Apple，i-Link/Sony，多媒體數(shù)據(jù)傳送串行接口，3.2Gbits/s)

模擬/數(shù)字接口電路的發(fā)展趨勢(shì):

與數(shù)字IC混載、低功耗、高頻高速化、高精度58

3.時(shí)鐘信號(hào)產(chǎn)生電路電容充放電型振蕩器：數(shù)百KHz~數(shù)MHz振蕩頻率，主要用于產(chǎn)生本地時(shí)鐘工作信號(hào)。

?RingOscillator(環(huán)形振蕩器)

?RC振蕩器

?Windowcomparatoroscillator(窗口比較式振蕩器)LC振蕩器：主要用于RF電路，片上集成平面螺旋電感。

壓控振蕩器(VCO)：主要用于PLL以及RF電路PLL(Phase-LockedLoop)：鎖相環(huán)，可產(chǎn)生~數(shù)GHz頻率（輸出信號(hào)頻率高于輸入信號(hào)頻率），作為系統(tǒng)時(shí)鐘信號(hào)(CPU/DSP/FPGA)，本振信號(hào)(RF混頻器，調(diào)制/解調(diào)器)。DLL（Delay-LockedLoop）：延遲鎖相環(huán)，輸出與輸入信號(hào)同一頻率、但輸出具有不同延時(shí)的多個(gè)時(shí)鐘信號(hào)，用于TDC、ADC、高速采樣電路等。發(fā)展趨勢(shì)：高精度（低jitter）、高頻化、全數(shù)字化、工藝微細(xì)化59

PLL的組成PhaseDetectorCharge-PumpLoopfilterVCODivider(N)基準(zhǔn)信號(hào)(fr)反饋信號(hào)(fp)輸出信號(hào)(f0=N×fr)UpDownLPFVcVoltageControlledOscillator（晶振：高精度）負(fù)反饋系統(tǒng)，具有穩(wěn)定輸出信號(hào)頻率的功能。需要考慮系統(tǒng)的穩(wěn)定性（相位裕度）。60

DLL的組成LPF

DLL中的負(fù)反饋使得通過(guò)延遲線路的總延遲等于一個(gè)輸入信號(hào)周期。因?yàn)楦餮舆t單元理論上是完全對(duì)稱的，所以相當(dāng)于一個(gè)輸入信號(hào)周期被等分為N個(gè)等相位“包”，這里N表示延遲線路上延遲單元的數(shù)量。61

4.RF（射頻）電路

頻率范圍:300MHz~數(shù)GHz，主要用于:移動(dòng)通信—手機(jī)，平板電腦，移動(dòng)電視，移動(dòng)互聯(lián)網(wǎng)等無(wú)線數(shù)據(jù)通信—Bluetooth(藍(lán)牙)，Wi-Fi，無(wú)線LAN，GPS，汽車(chē)?yán)走_(dá)，高速公路自動(dòng)收費(fèi)系統(tǒng)(ITS)，RFID，軍事通信、衛(wèi)星電視/導(dǎo)航等。光通信、光互連（云計(jì)算，大數(shù)據(jù)中心）—高速光接收器/發(fā)送器主要電路和器件:LowNoiseAMP(LNA：低噪聲放大器)PowerAMP(PA：功率放大器)Mixer(混頻器)調(diào)制/解調(diào)器，BPF，壓控振蕩器(VCO)，無(wú)源元件(平面螺旋電感，電阻，電容等)。

發(fā)展趨勢(shì):SiGe(鍺硅)、GaAs(砷化鎵)三極管工藝→RFCMOS工藝(高速，低成本，低功耗，與基帶電路加工工藝兼容)（RF+基帶）/模擬/CPU/GPU/電源管理/混載單片集成(混合信號(hào)SoC芯片)62應(yīng)用于手機(jī)的RF電路/基帶芯片/SoC芯片AGC:AutomaticGainControlAMP對(duì)應(yīng)具體移動(dòng)通信協(xié)議：例如，GSM、CDMA、WCDMA、LTE，等RF電路：RF信號(hào)的收發(fā)基帶芯片=RF電路+基帶電路SoC63

光接收器電路TheopticalreceiverICwithachannelspeedof25Gb/s,comprisesatwo-stagefront-end(TSFE),cascadingatransimpedanceampli?er(TIA)andanequalizer,followedbya?ve-stagelimitingampli?er(LA)andabuffer.在大數(shù)據(jù)和云計(jì)算中心，需要大量光纖實(shí)現(xiàn)數(shù)據(jù)通信。64

5.放大器和有源濾波電路放大器:

高性能前置放大器（用于各種微弱信號(hào)檢測(cè)或讀出電路），放大微弱信號(hào)到足夠電平供后續(xù)電路處理（例如用于探測(cè)器、光接收器、RF電路等）。有源濾波電路:抑制信號(hào)頻帶外的成份或噪聲小于100KHzRCfilter：OPAMP+R/C，RC有源濾波器SCfilter：OPAMP+MOS管+C，Switched-Capacitorfilter(SCF)，開(kāi)關(guān)電容濾波器大于100KHzGm-Cfilter：OTA-Capacitorfilter，OTA:OperationalTransconductanceAMPMHz~射頻范圍:

聲表面波濾波器（SAWfilter:SurfaceAcousticWavefilter）

65

探測(cè)器/傳感器前端微弱信號(hào)讀出電路(Front-endreadoutelectronicsfordetector/sensor）CSA:ChargeSenseAmp

Preamp+Shaper結(jié)構(gòu)實(shí)現(xiàn)低噪聲讀出66

探測(cè)器前端微弱信號(hào)讀出電路(Front-endreadoutchipforbiomedicalimagingsystem）發(fā)展趨勢(shì)：全數(shù)字化前端讀出，采用高速ADC采樣和記錄探測(cè)器的輸出電壓波形，然后通過(guò)曲線擬合技術(shù)，求出輸出信號(hào)波形的峰值以及其它信息（上升/下降沿的速率）。67

6.光電成像及傳感器電路CMOSImageSensor（CIS）已經(jīng)取代CCD，應(yīng)用于手機(jī)、數(shù)碼相機(jī)及數(shù)碼攝像機(jī)等。其發(fā)展趨勢(shì)是用CMOS工藝實(shí)現(xiàn)同時(shí)具有圖像處理功能的成像單元電路，3-D成像（人臉識(shí)別）。另外，也可用于從可見(jiàn)光到紅外以及X-/γ-射線等高能粒子檢測(cè)和成像。加速度、壓力、溫度、生物等傳感器（物聯(lián)網(wǎng)/車(chē)聯(lián)網(wǎng)/體域網(wǎng)）具有微型化、集成化、多功能、智能化等特點(diǎn)。加速度傳感器：等效電容變化（可變電容器）壓力傳感器：壓阻效應(yīng)（壓敏電阻）溫度傳感器：電阻率隨溫度變化效應(yīng)電容觸摸屏：寄生電容變化微機(jī)電系統(tǒng)（MEMS:MicroElectro-MechanicalSystems）微傳感器、微執(zhí)行器以及微電子器件和電路的集成。68

應(yīng)用于物聯(lián)網(wǎng)的智能傳感器智能傳感器作為物聯(lián)網(wǎng)的核心元器件智能傳感器、無(wú)線網(wǎng)路和云計(jì)算構(gòu)成物聯(lián)網(wǎng)的三大核心技術(shù)。物聯(lián)網(wǎng)的5個(gè)關(guān)鍵環(huán)節(jié)：數(shù)據(jù)采集、計(jì)量、智能理解（邊緣計(jì)算）、數(shù)據(jù)傳輸和云端分析。其中前三個(gè)環(huán)節(jié)在物聯(lián)網(wǎng)節(jié)點(diǎn)內(nèi)完成，尤其是數(shù)據(jù)的智能理解和處理放在本地可以實(shí)現(xiàn)實(shí)時(shí)處理，從被動(dòng)響應(yīng)變成主動(dòng)響應(yīng)。而把全部數(shù)據(jù)傳輸?shù)皆贫巳シ治?，既消耗了網(wǎng)絡(luò)帶寬又會(huì)產(chǎn)生延時(shí)，同時(shí)傳送很多數(shù)據(jù)也導(dǎo)致大量功耗。69用于手機(jī)的電容觸摸屏觸控芯片菱形（Diamond）觸控傳感器

無(wú)觸摸位置的電場(chǎng)結(jié)構(gòu)有觸摸位置的電場(chǎng)結(jié)構(gòu)電容觸摸屏的結(jié)構(gòu)及應(yīng)用系統(tǒng)70用于手機(jī)的電容觸摸屏觸控芯片Circuitandlayoutdesignofone-chiptouchsensorcontrollerIC智能觸控芯片（內(nèi)含MCU，flashmemory）Flashmemory71

7.半導(dǎo)體存儲(chǔ)器電路只讀存儲(chǔ)器（Read-Only-Memory，ROM）：EEPROM，F(xiàn)lashmemory(floatinggateCMOS)。主要用于各種移動(dòng)存儲(chǔ)器，例如:PCcard,Smartmedia,multimediacard,MemoryStick(Sony)等。隨機(jī)存儲(chǔ)器（Random-Access-Memory，RAM）SRAM（靜態(tài)隨機(jī)存儲(chǔ)器，不需刷新）DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器，需刷新）發(fā)展趨勢(shì):大容量、高密度（CMOS工藝微細(xì)化，3-D集成，采用多值化技術(shù)）低功耗（低電壓驅(qū)動(dòng)）高速化新型隨機(jī)存儲(chǔ)器：阻變存儲(chǔ)器（RRAM），相變存儲(chǔ)器（PCM），鐵電存儲(chǔ)器（FRAM），磁存儲(chǔ)器（MRAM）等。72

7.半導(dǎo)體存儲(chǔ)器電路73Theapplicationsofanalogandmixed-signalVLSIinsystem模擬電路：信號(hào)鏈和電源鏈74

CMOS模擬與數(shù)字集成電路的比較

芯片特性

模擬集成電路

數(shù)字集成電路可重復(fù)性（再現(xiàn)性）差（特性隨溫度、工藝及電源電壓等變化）好（容差特性好,High：>0.7VDD,Low：<0.3VDD）電路規(guī)模（CMOS元器件數(shù)，或占用芯片面積）小大（對(duì)于實(shí)現(xiàn)同一功能，數(shù)字電路比模擬電路用更多的CMOS器件）工作頻率范圍DC~數(shù)百M(fèi)Hz~數(shù)GHz配線的寄生效應(yīng)限制了高頻應(yīng)用（高頻時(shí)應(yīng)考慮配線的分布參數(shù)的影響）輸出或消耗功率小~大（例如電機(jī)的高速驅(qū)動(dòng)）?。ㄖ挥袆?dòng)態(tài)充放電電流，靜態(tài)時(shí)幾乎不消耗電流）產(chǎn)品開(kāi)發(fā)周期長(zhǎng)（可重用標(biāo)準(zhǔn)模塊電路少，絕大部分為人工設(shè)計(jì)）短（標(biāo)準(zhǔn)單元庫(kù)，IP核，參數(shù)調(diào)整容易，功能追加或修改簡(jiǎn)單）抗干擾能力弱（電壓或電流幅度信息，受寄生效應(yīng)、襯底噪聲、串?dāng)_信號(hào)等的影響）強(qiáng)（可通過(guò)波形整形電路恢復(fù)原波形）751.3

模擬集成電路的設(shè)計(jì)流程第1章緒論76

芯片設(shè)計(jì)、加工、測(cè)試、封裝流程CP:ChipProbing，中測(cè)ICDesignFullmask(工程批)Shuttle(MPW)電路設(shè)計(jì)版圖設(shè)計(jì)數(shù)字電路ICPackageICfinaltest最終用戶WaferproductionICwafertest(CP)Interface模擬電路ICproduction,testandpackageSystemdesignRTLdesignLogicsynthesisLayoutdesignMaskproduction77

CMOS器件制造中需要的掩膜版（MASK）MASK是用石英玻璃（純SiO2）制成的均勻平坦的薄片，表面上淀積一層很薄的金屬鉻（Cr）使表面光潔度更高（又稱鉻板）。MASK的圖形大小是硅片上實(shí)際圖形大小的5倍，在生產(chǎn)過(guò)程中，光刻機(jī)可以通過(guò)一個(gè)5:1的縮小鏡頭將MASK上的圖形投射到硅片上。芯片制造中所需MASK張數(shù)與版圖設(shè)計(jì)中的層數(shù)基本對(duì)應(yīng)，CMOS工藝通常需要20~30張MASK，每張MASK的制造費(fèi)用約2000~3000美元（工藝越微細(xì)，MASK的層數(shù)越多、價(jià)格越高）。芯片研發(fā)期間，為了節(jié)省流片費(fèi)用（MASK占主要部分），通常采用MPW方式。只有當(dāng)芯片產(chǎn)品定型后，采用工程批流片。芯片設(shè)計(jì)、加工、測(cè)試、封裝流程78

CMOS器件制造中的光刻原理芯片設(shè)計(jì)、加工、測(cè)試、封裝流程

光刻技術(shù)是利用光學(xué)-化學(xué)反應(yīng)原理和化學(xué)、物理刻蝕方法，將集成電路的版圖設(shè)計(jì)圖案投影到晶圓（Wafer）上。首先在晶圓上涂上一層耐腐蝕的光刻膠，隨后讓強(qiáng)光通過(guò)一塊刻有版圖圖案的鏤空掩模（Mask）照射在晶圓上。被照射到的部分光刻膠會(huì)發(fā)生變質(zhì)。然后用腐蝕性液體清洗硅片，變質(zhì)的光刻膠被除去，露出下面的晶圓，而未被照射的光刻膠下面部分不會(huì)受到影響。隨后，進(jìn)行粒子沉積、掩膜、刻線等操作（利用不同的Mask），直到最后完成晶圓的加工。79模擬集成電路的設(shè)計(jì)流程CMOS工藝確定(芯片代加工廠)標(biāo)準(zhǔn)模塊數(shù)據(jù)庫(kù)設(shè)計(jì)技術(shù)指標(biāo)確定電路圖設(shè)計(jì)(Composer/Cadence)

電路特性驗(yàn)證

(Hspice/Spectre)(input.sp,netlist,model)滿足設(shè)計(jì)技術(shù)指標(biāo)？電路修正NOYESSpicenetlistCMOS元器件模型model80版圖設(shè)計(jì)(Virtuoso/Cadence)版圖驗(yàn)證(DRC/LVS)(Dracula/Calibre)OK?版圖修正布線的寄生負(fù)荷(R,C)抽出(LPE:Star-RC)NOYESDesignRule81電路特性后仿真(考慮布線的寄生效應(yīng))(Hspice/Hsim/Nanosim/UltraSim)特性滿足設(shè)計(jì)技術(shù)指標(biāo)？Tape-out(GDSII)芯片加工，封裝測(cè)試評(píng)價(jià)(芯片代加工廠)YESNO電路修正821.4SPICE仿真簡(jiǎn)介第1章緒論83RSDS接口電路（電壓比較器）模擬集成電路設(shè)計(jì)實(shí)例84Hspice仿真需要的文件Netlist:描述電路的拓?fù)浣Y(jié)構(gòu)和元器件尺寸參數(shù)Model:由制造工藝所決定的元器件特性模型，其精度決定了仿真特性與芯片實(shí)際特性的差別輸入文件(×××.sp):仿真條件：電源電壓，輸入激勵(lì)，溫度，仿真工具Option選擇，model選擇等仿真內(nèi)容：DC，AC，Transient，噪聲等輸出和測(cè)量?jī)?nèi)容：電壓，電流，動(dòng)態(tài)特性等85Netlist(exportfileofcomposer)*.SUBCKTCOMVINPVINNVDBIASVDD1VDRSVSSVOUTMP1V3V3VDRSVDRSPCHL=200E-9W=1E-6M=6.0MP2V2V2VDRSVDRSPCHL=500E-9W=2E-6M=8.0MP3V4V2VDRSVDRSPCHL=500E-9W=4E-9M=7.0MP5V6V5VDRSVDRSPCHL=650E-9W=5E-7M=5.0MP6V7V6VDRSVDRSPCHL=750E-9W=5E-5M=4.0MP8V9NET38VDD1VDD1PCHL=650E-9W=3E-5M=1.0MP9NET38V9VDD1VDD1PCHL=750E-9W=3E-4M=1.0MPANET0248V9VDD1VDD1PCHL=350E-9W=5E-6M=6.0MN2V2VINPV1VSSNCHL=400E-9W=5E-6M=4.0MN00VSSVDBIASVSSVSSNCHL=800E-9W=16E-6M=8.0MN3V4V4VSSVSSNCHL=1E-6W=1.5E-6M=1.0MN5V6V5VSSVSSNCHL=350E-9W=1.5E-4M=1.0MN6V7V6VSSVSSNCHL=350E-9W=1.5E-5M=2.0MN7V8V7VSSVSSNCHL=350E-9W=1.5E-3M=1.0MN8V9V8VSSVSSNCHL=350E-9W=3E-7M=2.0MNANET0248V9VSSVSSNCHL=350E-9W=3E-8M=1.0MN1V3VINNV1VSSNCHL=400E-9W=5E-3M=4.0MN0V1VDBIASVSSVSSNCHL=800E-9W=16E-6M=4.0*.ENDSCOM86

ModelforHspiceSimulationBSIM1~4（2020年推出的最新版本BSIM4.8.2，該模型中大約包含350個(gè)參數(shù)）

BSIM(BerkeleyShort-channelIGFETModel

)

IGFET:

Insulated-GateFieldEffectTransistorBSIM模型中的參數(shù)數(shù)目不斷增多NumberofparametersYear87

ModelforHspiceSimulationCornermodels:TT,SS,FF,SF,FS（工藝誤差）Binmodels:

不同的W/L尺寸范圍→不同的模型參數(shù)

→最大限度地提高仿真模型的精度

例：lib'/eport/home/analog/model/mm0355v_mv.l'TTlib'/eport/home/analog/model/mm0355v_mv.l'SSlib'/eport/home/analog/model/mm0355v_mv.l'FF88

CMOS模擬集成電路中使用的元器件NMOS/PMOS（不同電壓等級(jí)，例：1.8V/5V/±16V）Bipolar(P+/NW/PSUB,N+/PW/NSUB,verticalbipolartransistor)Diode(P+/NW,N+/PW&NW/PSUB)Capacitor(twolayersofpolysilicon,CMOSgatecapacitor,MIMcapacitor)Resistor(Polysilicon,welltransistor,diffusedorion-implantedregions)89Hspice仿真時(shí)的輸入文件(comp.sp)*COMPARATORInput/OutputSIM*------------------------------------------.protect.lib'/eport/home/analog/model/mm0355v_mv.l'TT*.lib'/export/home/analog/model/mm0355v_mv.l'SS*.lib'/export/home/analog/model/mm0355v_mv.l'FF.lib'/export/home/analog/model/mm0355v_mv.l'BIP.unprotect*-------------------------------------------------*Netlist.include'/export/home/analog/simulation/COM/hspiceS/schematic/netlist/'*---------------------------------------------------*.paramvdd1_val=4.2V*best.paramvdd1_val=3.0V*typical*.paramvdd1_val=2.1V*worst.paramvdd2='vdd1_val/2.0'*----------------------------------------------