模擬集成電路設計 課件 第5章 高性能運算放大器

1

第5章高性能運算放大器High-performanceOPAMP25.1套筒式共源共柵運算放大器（TelescopicCascodeOPAMP）5.2折疊式共源共柵運算放大器（FoldedCascodeOPAMP）5.3高增益運算放大器（GainBoosting

OPAMP）5.4軌對軌運算放大器（RailtoRailOPAMP）5.5全差動（共模反饋）運算放大器（FullyDifferentialOPAMP）5.6輸出驅動級（OutputStage）

第5章高性能運算放大器3

第5章高性能運算放大器運算放大器的性能提升！提高開環(huán)增益擴展輸入共模電壓范圍增大輸出電壓擺幅提高動作速度和驅動能力減小靜態(tài)功耗低噪聲放大器（微弱信號讀出）45.1

套筒式共源共柵運算放大器左右兩邊管子尺寸和特性完全對稱PMOS共源共柵電流鏡(M5~M8)把M3和M4的差動電流轉換成單端輸出電壓Vout差模電壓增益高

(TelescopicCascodeOPAMP)5

5.1套筒式共源共柵運算放大器

以下分析中，假定所有管子的閾值電壓相等，用VTH表示，所有管子的過驅動電壓相等，用Veff表示，PMOS管取其絕對值。1)

輸入共模電平：

Vcm,min=VGS1+Veff9=VTH1+Veff1+Veff9=VTH+2VeffVcm,max=Vb-VGS3+VTH1=Vb-(VTH3+Veff3)+VTH1=Vb-Veff2)

直流偏置電壓Vb的取值范圍：Vb,min=VGS3+Veff1+Veff9=VTH3+Veff3+Veff1+Veff9=VTH+3VeffVb,max=VDD-VGS7-VGS5+VTH3=VDD-(VTH7+Veff7)-(VTH5+Veff5)+VTH3

=VDD-VTH-2Veff=VDD-(VTH+2Veff)3)

輸出電壓Vout的擺幅：Vout,min=Veff9+Veff2+Veff4=3VeffVout,max=VDD-Veff8-Veff6=VDD-2Veff（作為有源負載使用時，可以不考慮左邊M5和M7消耗的額外電壓余度，只要保證M6和M8工作在飽和區(qū)即可）6

5.1套筒式共源共柵運算放大器上圖所示電路的輸入共模電壓范圍和輸出電壓擺幅為了提高ICMR，Vb需取較大的值。75.1

套筒式共源共柵運算放大器左右兩邊管子尺寸和特性完全對稱采用寬擺幅PMOS共源共柵電流鏡(M5~M8)，與前面電路相比增大了輸入共模電壓的范圍。差模電壓增益高：與前面電路相同

(TelescopicCascodeOPAMP)8

5.1套筒式共源共柵運算放大器

以下分析中，假定所有管子的閾值電壓相等，用VTH表示，所有管子的過驅動電壓相等，用Veff表示，PMOS管取其絕對值。1)

輸入共模電平：

Vcm,min=VGS1+Veff9=VTH1+Veff1+Veff9=VTH+2VeffVcm,max=Vb1-VGS3+VTH1=Vb1-(VTH3+Veff3)+VTH1=Vb1-Veff2)

直流偏置電壓Vb1的取值范圍：Vb1,min=VGS3+Veff1+Veff9=VTH3+Veff3+Veff1+Veff9=VTH+3VeffVb1,max=VDD-VGS7+VTH3=VDD-(VTH7+Veff7)+VTH3=

VDD-Veff3)

輸出電壓Vout的擺幅：Vout,min=Veff9+Veff2+Veff4=3VeffVout,max=VDD-Veff8-Veff6=VDD-2Veff與前面電路相比，由于Vb1的最大值提高，輸入共模電平的最大值可相應提高。因此，該電路具有較大的共模輸入范圍。Vb2,

max=VDD-|VGS7|+|VTH|-|VGS5|（此時，M6和M8消耗的電壓余度最小）9

5.1套筒式共源共柵運算放大器上圖所示電路的輸入共模電壓范圍和輸出電壓擺幅為了提高ICMR，Vb1需取較大的值。10

PMOS管組成的寬擺幅共源共柵電流鏡（補充）

對于PMOS管，其飽和區(qū)工作的條件是：VSD>VSG-|VTHP|。為了使M0~M3均工作在飽和區(qū)，我們考慮偏置電壓Vb應滿足的條件。為了使M0工作在飽和區(qū)，應滿足Vb+|VTH|>VDD-|VGS1|，而為了使M1工作在飽和區(qū)，應滿足VDD-(Vb+|VGS0|)>|VGS1|-|VTH|，因此Vb應滿足以下條件：VDD-|VGS1|-|VTH|<Vb<VDD-|VGS1|+|VTH|-|VGS0|（1）

對于左圖所示的由PMOS管M0~M3組成的寬擺幅共源共柵電流鏡，假定所有管子的尺寸和閾值電壓均相同。試分析偏置電壓Vb的取值范圍，以及該電流鏡消耗的最小電壓余度（VL的最大值）。11

PMOS管組成的寬擺幅共源共柵電流鏡

如果VDD-|VGS1|-|VTH|<VDD-|VGS1|+|VTH|-|VGS0|，即(|VGS0|-|VTH|)<|VTH|的話，式（1）中的Vb有解（即是可實現(xiàn)的）。此時，必須選擇M0的寬長比足夠大，使它的過驅動電壓（|VGS0|-|VTH|）始終小于管子的閾值電壓（|VTH|）。

如果選擇合適的Vb使其滿足式（1），則M0~M3均工作在飽和區(qū)，同時如果使M0~M3的尺寸均相同，則|VGS3|=|VGS0|，即VA=VB，因此M1和M2的過驅動電壓相等。

如果選擇Vb的最大值（使M2和M3所消耗的電壓余度最小），即Vb=VDD-|VGS1|+|VTH|-|VGS0|，此時，為了使M2和M3均工作在飽和區(qū)，要求VB-VL>VB-Vb-|VTH|（VSD>VSG-|VTHP|），即12

PMOS管組成的寬擺幅共源共柵電流鏡VL(max)=Vb+|VTH|=VDD-|VGS1|+|VTH|-|VGS0|+|VTH|=VDD-(|VGS1|-|VTH|)-(|VGS0|-|VTH|)=VDD-|Veff1|-|Veff0|

（2）

此時M2和M3所消耗的電壓余度最小，其值為M2和M3的過驅動電壓之和。而且此時輸出電流IOUT可以精確地鏡像輸入電流IREF。13

套筒式不適宜作為buffer使用（輸入和輸出端不能短接）。因為此時為了使M2和M4均工作在飽和區(qū)（均為NMOS管），輸出電壓Vout的變化范圍被限制在VTH2–Veff4，即輸出電壓擺幅小于一個閾值電壓。

5.1套筒式共源共柵運算放大器Vout(max)-Vout(min)=Vb-(VGS4-VTH2)-(Vb-VTH4)=VTH2-(VGS4-VTH4)=VTH2–Veff4VTH4VGS4-VTH2VbVb–VTH4輸出擺幅VX≥Vout-VTH2,Vout≥Vb-VTH4由于VX=Vb-VGS4,所以，Vb-VTH4≤Vout≤Vb-(VGS4-VTH2)14

5.1套筒式共源共柵運算放大器頻率特性：

輸出端Vout處有1個主極點：由輸出電阻rout與負載電容CL形成，由于輸出電阻rout較大，該極點頻率較低。

其它內部結點（X，Y，Z）的對地電阻較低（請考慮這些結點的對地等效電阻是多少？），所以對應的極點在高頻領域，均為非主極點。CL愈大，主極點頻率愈低，主極點與非主極點分離得愈遠，相位裕度愈大。因此，不需要進行相位補償。115套筒式與折疊式共源共柵運算放大器提高了增益，但限制了輸出擺幅。兩級運算放大器：第一級提供高增益（一般為套筒式放大器），第二級提供大擺幅（一般為折疊式或共源極放大器）。由于是兩級放大器，需要進行相位補償。

兩級運算放大器Vid

第1級（共源共柵）

第2級（共源）Vout高增益大擺幅16

兩級運算放大器共源放大器源極跟隨器，實現(xiàn)直流電平位移

17

兩級運算放大器為了增加輸出電壓的擺幅，可以在共源共柵放大器的后面級聯(lián)一級共源放大器（此時總的電壓增益也相應提高，遠大于普通兩級運算放大器的電壓增益）。上圖中，M12和M13構成PMOS共源放大器，而M10和M11為源極跟隨器。假設共源放大器的電壓增益為10，輸出電壓的擺幅是2V，那么共源共柵放大器的輸出電壓擺幅只要0.2V就夠了，這樣就解決了輸出電壓擺幅小的問題。在共源共柵放大器和共源放大器之間插入源極跟隨器的目的是為了實現(xiàn)直流電平位移，即將M12的柵極電壓抬高，這是因為共源共柵放大器的輸出直流電平較低，如果用Vout1直接去驅動PMOS共源放大管M12，將使得M12的過驅動電壓較大（由于|VGS12|過大），導致輸出電壓的允許上限降低，從而減小了輸出電壓的擺幅。但是，由于變成了兩級運算放大器，此時必須考慮相位補償問題（在Vout1和Vout處分別有兩個主極點，圖中電容CC是相位補償電容）。185.2折疊式共源共柵運算放大器(FoldedCascodeOPAMP)NMOS輸入差動對管（M1，M2）19

5.2折疊式共源共柵運算放大器

以下分析中，假定所有管子的閾值電壓相等，用VTH表示，所有管子的過驅動電壓相等，用Veff

表示，PMOS管取其絕對值。

折疊式共源共柵運算放大器的輸出電壓擺幅等于電源電壓減去4個過驅動電壓（與套筒式相比，輸出擺幅增加了1個過驅動電壓）。

如果Veff3<VTH1，最大輸入共模電平可以超過VDD。Vb1,max=VDD-|VGS5|-|Veff3|=VDD-|VTH5|-|Veff5|-|Veff3|=VDD-(VTH+2Veff)Vb1,min=VGS9-|VTHP5|=VTH9+Veff9-|VTHP5|=VeffVb2=VGS7+Veff9=VTH+2VeffVb1+|VGS5|-VGS9>|VGS5|-|VTHP5|M5:VSD>VSG-|VTHP|(此時，電流鏡消耗的電壓余度最小)20

5.2折疊式共源共柵運算放大器上圖所示電路的輸入共模電壓范圍和輸出電壓擺幅對于M7~M10構成的寬擺幅共源共柵電流鏡：Veff7<VTH9，Vb2=VGS7+Veff921

5.2折疊式共源共柵運算放大器

折疊式共源共柵運算放大器的電壓增益（差動輸入-單端輸出）：

輸出電阻減小的原因（與套筒式相比）忽略M6和M8的體效應22

折疊式共源共柵運算放大器的頻率特性

輸出端的主極點：由于折疊式共源共柵運算放大器的輸出電阻非常高，這類運算放大器主要用于驅動電容性負載，因此負載電容CL通常比較大。

折疊式共源共柵運算放大器的主極點位于輸出端，該極點是由輸出電阻rout與負載電容形成的，ωp1=1/(routCL)，因而主極點頻率較低，可與其它非主極點分離的較遠，相位裕度較大。23

折疊式共源共柵運算放大器的頻率特性電路內部的“折疊點”所對應的非主極點：折疊式結構的非主極點頻率較套筒式結構略低。

折疊點圖（b）中，折疊點X處，由于增加了M5的寄生電容，使得CXF>CXT。另外，由于X處的等效電阻為1/gm3,在電流和器件尺寸相同的情況下，PMOS的gm比NMOS?。é蘰<μn)，因此等效電阻也略增大。24

折疊式共源共柵運算放大器的擺率假定流過M3或M4的電流為ISS1，流過M11的尾電流是ISS。如果輸入差模電壓信號正跳變（Vin+>>Vin-），則M2中的電流近似為0（深度線性區(qū)），M1導通并流過全部尾電流ISS。此時流過M5的電流是ISS1-ISS，而流過M6的電流是ISS1。由于電流鏡的耦合，流過M8的電流是ISS1-ISS，而流進負載電容的電流是：ID6-ID8=ISS1-(ISS1-

ISS)=ISS。因此，擺率

SR=ISS/CL25

折疊式共源共柵運算放大器的擺率如果輸入差模電壓信號發(fā)生負跳變（Vin+<<Vin-），則M1中的電流近似為0，M2導通并流過全部尾電流ISS。此時，流過M6的電流是ID6=ISS1-ISS，流過M5和M8的電流是ID5=ID8=ISS1，因此CL的放電電流為ICL=ID8-

ID6=ISS1-(ISS1-ISS)=ISS，則擺率仍為SR=ISS/CL。ICL26

折疊式共源共柵運算放大器的擺率由以上分析可知，如果選擇ISS1=ISS，則在“正擺率”期間流過M5的電流變?yōu)榱悖@將使得M7~M10的電流鏡在“擺率”期間完全截止，而重新導通時將產生時延（由于給寄生電容充電需要時間），從而增加了輸出電壓的失真。為此，通常選擇ISS1略大于ISS，通常選取ISS1=(1.2~1.5)ISS

。

27

折疊式共源共柵運算放大器如果將折疊式共源共柵運算放大器當作buffer使用，試分析此時的輸出電壓擺幅是多少？并與套筒式共源共柵運算放大器作比較。285.2折疊式共源共柵運算放大器(FoldedCascodeOPAMP)PMOS輸入差動對管（M1，M2）參照上述NMOS輸入差動對時的分析方法，試分析該放大器的性能參數(shù)？包括ICMR、直流偏置電壓的設定、輸出擺幅、差模信號增益、極點分布、擺率等。29

折疊式共源共柵運算放大器的特點與套筒式共源共柵運算放大器相比較：輸出電壓擺幅較大（多1個過驅動電壓）可作為buffer使用（此時具有足夠的輸出電壓擺幅）

輸入共模電平范圍較大：偏置電流較大：，靜態(tài)功耗較大(P=2ISS1VDD)，與套筒式相比(P=ISSVDD)，偏置電流（功耗）增大1倍以上電壓增益略低（輸出電阻略低）非主極點頻率略低

折疊式共源共柵運放比套筒式共源共柵運放得到更廣泛應用，尤其適應于現(xiàn)代低壓CMOS工藝。30

5.3高增益運算放大器（GainBoostingOPAMP）

利用“共源共柵”結構，可以提高電壓增益。理論上可以“層疊”更多的“共源共柵”器件，但“共源共柵”結構消耗較大的電壓余度，這將導致輸出電壓的擺幅嚴重減小，不適應于現(xiàn)代低壓CMOS工藝。-A1：負反饋輔助放大器（共源極放大器）31

5.3高增益運算放大器（GainBoostingOPAMP）通過負反饋增大“共源共柵”結構的輸出電阻的原理：

將共源放大器M1的漏-源電壓經(jīng)輔助放大器放大-A1倍后加到共柵極放大器M2的柵極，這樣就形成了負反饋環(huán)路，從而抑制M1的漏-源電壓以及漏極電流的變化，使M1的輸出電阻提高。例如，當外部輸出電壓增加時，M1的Vds1增加，由于該電壓增量被放大-A1倍后加到M2的柵極，使得M2的Vgs2減小，導致M2的Vds2增加，從而使得M1的Vds1相應降低，以維持M1的Vds1以及漏極電流恒定，使輸出阻抗提高。

加入A1負反饋輔助放大器后，進一步屏蔽了負載端電壓變化對M1的輸出電流影響。32

5.3高增益運算放大器（GainBoostingOPAMP）

這種通過增加負反饋輔助放大器提高“共源共柵”結構輸出電阻的方法稱為“有源-共源共柵”技術（Active-CascodeTechnology）。以上分析結果也完全適應于“共源共柵”電流源。

33

5.3高增益運算放大器（GainBoostingOPAMP）電路(a):電路(b):NMOS負反饋輔助放大器PMOS負反饋輔助放大器，輸出下擺幅較電路(a)大套筒式共源共柵放大器有源負載有源負載34

5.3高增益運算放大器（GainBoostingOPAMP）電路(b):Vout(max)=VDD-(|VGS3|+|Veff2|)電路(a):Vout(max)=VDD-(|Veff4|+|Veff2|)

，輸出上擺幅較電路(b)大NMOS負反饋輔助放大器PMOS負反饋輔助放大器折疊式共源共柵放大器35

5.3高增益運算放大器（GainBoostingOPAMP）采用“有源-共源共柵”結構的折疊式共源共柵運算放大器

如果設輔助放大器的電壓增益A1=A2=A，則該電路的電壓增益是普通“共源共柵”結構的A倍。但輔助放大器消耗額外的偏置電流。

A2:PMOS放大管，上上頁中的電路（b）A1:NMOS放大管，上頁中的電路（a）36

5.4軌對軌運算放大器

(RailtoRailOPAMP)

37

5.4軌對軌運算放大器輸入共模電壓范圍擴大到：VDD~VSS（軌對軌）

在和的重疊部分，PMOS差動對和NMOS差動對均工作在飽和區(qū)，而在它們的非重疊部分，只有其中的一對差動對工作在飽和區(qū)，而另一對則工作在線性區(qū)或截止區(qū)。

NMOS差動對PMOS差動對38

5.4軌對軌運算放大器軌對軌折疊式共源共柵運算放大器實例

39

5.4軌對軌運算放大器軌對軌兩級運算放大器實例

401）直流偏置電流增加（NMOS對與PMOS對）

功耗增大2）總跨導隨輸入共模電壓而變化，導致運放的許多特性，包括增益、速度等都隨輸入共模電壓的大小而發(fā)生變化?？蓪υ撾娐愤M行適當修改獲得總跨導恒定的軌對軌運放（見下頁）。3）軌對軌運放通常用作驅動buffer（單位增益緩沖器），尤其是適應于輸入共模電壓范圍變化較大的信號。

軌對軌運算放大器的特點41

總跨導恒定的軌對軌運算放大器保持總跨導恒定的思想：當只有單對差動管導通時，增加其偏置電流，從而提高跨導；而當兩對差動管都導通時，偏置電流維持不變。如果令

則

因此，當單對輸入差動管導通時，如果將其尾電流增加到原來（雙對）的4倍（），則輸入級的總跨導可保持不變。42

總跨導恒定的軌對軌運算放大器1)當0<Vcm<VonN時，PMOS差動對導通，NMOS差動對截止，同時M5導通、M8截止（由于Vcm<VonP，與M8相比，PMOS差動對優(yōu)先導通）。此時由于IN=0，NMOS差動對的尾電流全部流過M5，并通過M6和M7電流鏡耦合后流入IP，使得：

2）當VonP<Vcm<VDD時，NMOS差動對和M8導通，M5截止。

43

總跨導恒定的軌對軌運算放大器通過對偏置電流的補償，總跨導基本保持恒定，不隨輸入共模電壓變化。44

5.4軌對軌運算放大器軌對軌折疊式共源共柵運算放大器

電路左右兩邊管子尺寸和特性完全對稱。試分析該放大器的性能參數(shù)？包括ICMR、直流偏置電壓的設定、輸出擺幅、差模信號增益、極點分布、擺率等。假定ISS1=ISS2=ISS45

5.4軌對軌運算放大器

差模電壓增益（都在飽和區(qū)）：46

5.4軌對軌運算放大器擺率（SR）=2Iss/CLVinV0HV0LVoutV0LV0H當輸入電壓Vin發(fā)生正向大幅度跳變時，M1和M4導通，M3和M2趨向截止。I7=I5-ISS,I7=I9=I11=I12,I12=ISS+I10,I10=I12-ISS,I5=I6=I8,

ICL=I8-I10=I7+ISS-(I12-ISS)=2ISS47

5.5全差動運算放大器（FullyDifferentialOPAMP）與差動輸入-單端輸出相比，差動輸入-差動輸出的優(yōu)點：

抑制共模信號和共模噪聲的能力強輸出電壓的擺幅增大一倍可抑制偶次諧波

單端輸出:vout=A·sin(ωt)

差動輸出:vout1=A·sin(ωt)，vout2=-A·sin(ωt)

vod=vout1-vout2=2A·sin(ωt)48

全差動運算放大器實例

直流或低頻電壓增益與前面討論的單端輸出時完全相同，但差動輸出電壓Vout=Vout1-Vout2的擺幅可以擴展到0~VDD：±2A=

VDD-2Veff電路左右兩邊完全對稱±A=

(VDD-2Veff)/249

全差動運算放大器實例（a）套筒式共源共柵差動輸入-差動輸出運算放大器（b）折疊式共源共柵差動輸入-差動輸出運算放大器（NMOS輸入）

電路左右兩邊完全對稱50

全差動運算放大器實例（c）折疊式共源共柵差動輸入-差動輸出運算放大器（PMOS輸入）

VDD-Vcm>|VGS1|+|Veff11|Vcm,max=VDD-(|VGS1|+|Veff11|)=VDD-(VTH+2Veff)

以下分析中，假定所有管子的閾值電壓相等，用VTH表示，所有管子的過驅動電壓相等，用Veff

表示，PMOS管取其絕對值。Vcm+|VGS1|-Veff9>|VGS1|-|VTHP1|Vcm,min=Veff9-|VTHP1|

=Veff-VTHPMOS飽和區(qū)條件：VSD>VSG-|VTHP|M1：51

全差動運算放大器實例

（c）折疊式共源共柵差動輸入-差動輸出運算放大器（PMOS輸入）

0.5VDD52

5.5全差動運算放大器輸出直流電平為:

當單端輸出直流電平偏離電源電壓的中間值時，差動輸出信號的擺幅將顯著減小或將導致輸出信號失真；盡管運放通常在負反饋狀態(tài)下使用，但由于在差動輸入-差動輸出電路中，共模信號的增益相對較小，不能有效地抑制輸出直流電平的漂移；在差動輸入-差動輸出電路中，必須加入共模反饋電路(CMFB：common-modefeedback)，將兩個單端輸出的直流電平穩(wěn)定在電源電壓中間值。

輸出差動信號53

5.5全差動運算放大器

在差動輸入-差動輸出放大器中，為何需要共模反饋電路？差動輸入-單端輸出

由于Avd很大，反饋深度很強（運放的凈輸入近似為零—虛短路），如果Vout出現(xiàn)靜態(tài)工作點漂移，由于負反饋使得運放凈輸入電壓增大，經(jīng)過Avd放大后，可將Vout鉗制在Vin。差動輸入-差動輸出

由于差動放大器的輸入級通常具有尾電流源（為了抑制輸入共模信號），其共模電壓增益Avc較小（以實現(xiàn)較大的共模抑制比），即使采用負反饋，由于反饋深度（β

Avc）較弱，如果單端輸出Vout1出現(xiàn)靜態(tài)工作點漂移，也不能通過負反饋將單端輸出鉗制在Vin。共模信號單端等效電路54

5.5全差動運算放大器

共模反饋電路（CMFB）的類型連續(xù)時間共模反饋電路具有直流功耗，同時會影響運算放大器的輸出擺幅。但其電路設計簡單且功耗相對較低。開關電容共模反饋電路（SC-CMFB）

需要時鐘控制信號，適用于開關電容電路，具有容易實現(xiàn)和低功耗的優(yōu)勢。另外，由于采用電容等無源器件，其對運放的輸出擺幅沒有影響。55

5.5全差動運算放大器

通過共模反饋電路穩(wěn)定輸出直流電平的基本思想是：首先檢測輸出共模電平的大小，并將與基準電壓（電源電壓的中間值）之間的差值進行放大，然后利用放大器的輸出去調節(jié)偏置電流的大小，使輸出直流電平穩(wěn)定在電源電壓的中間值。Voc=(Vout1+Vout2)/2=(VDD+VSS)/2電路左右兩邊完全對稱連續(xù)時間共模反饋電路56

5.5全差動運算放大器

由于管子尺寸失配（制造誤差）或直流偏置電壓不合適（偏置電壓的誤差或漂移等引起），可能導致輸出端出現(xiàn)系統(tǒng)失調電壓，使得輸出電壓偏離電源電壓的中間值。無共模反饋（CMFB）的情況:

假設由于管子的尺寸失配

（制造誤差）或直流偏置電壓不合適（漂移等），使得M3

(M4)工作在飽和區(qū)時的漏極電流ID3,4稍大于共柵支路(M5~M10)和共源支路(M1~M2)工作在飽和區(qū)時的漏極電流之和(ID5,6+ID1,2)，由于電路的拓撲結構要求滿足：ID3,4=ID5,6+ID1,2

，此時將迫使M3和M4離開飽和區(qū)而進入線性區(qū)，使得VD1和VD2上升到接近VDD

，從而導致Vout1

和Vout2

的輸出直流電平上升。57

5.5全差動運算放大器有共模反饋（CMFB）的情況：

如果由于上述原因使得Vout1

和Vout2的輸出直流電平上升，則共模電平檢測電路的輸出電壓Voc上升，經(jīng)誤差放大器放大后使Vb4也上升，這將迫使流過M9和M10的電流ID5,6增加，使?jié)M足ID3,4=ID5,6+ID1,2，這將使M3和M4脫離線性區(qū)而進入飽和區(qū)，從而降低Vout1

和Vout2的輸出直流電平，使其趨向期望值VREF，反之亦然。Vb4↑→ID5,6↑→ID3,4

↑→|Vds3,4|↑(由于|Vgs3,4|不變)→

VD1,2↓→Vout1,2↓|Vds5,6|↑(由于|Vgs5,6|=|Vb2-VD1,2|減小)Vb4↑→ID7,8

(=ID9,10)↑→

Vds9,10↓(由于ID7,8↑→Vgs7,8↑,Vb3不變)上邊：下邊：Vgs7,8

=Vb3-Vds9,1058

5.5全差動運算放大器

共模反饋的控制信號也可以加在PMOS電流源（M3~M4）或者輸入差動對的尾電流源（M11）上。M3M4M11M9M10連續(xù)時間共模反饋電路59

5.5全差動運算放大器開關電容全差分放大器（CIS的讀出電路）

開關電容放大器有兩種工作狀態(tài)：采樣和放大。開關S1和S2由一對兩相不交疊時鐘信號控制。1）當開關S1閉合時，電路進入采樣狀態(tài)。此時，輸入電壓Vin保存在了采樣電容Cs的左極板。由于S1閉合，運放處于buffer狀態(tài)，所以Cs的右極板與運放正向輸入端電壓相等，為GND。與此同時，反饋電容Cf被短路，兩端電壓差為0。單邊等效電路60

5.5全差動運算放大器開關電容全差分放大器2）當開關S1斷開之后，S2閉合，電路進入放大狀態(tài)。此時，Cs左極板與地短接，由于運放的高增益特性，Cs的右極板電位約等于地電位。根據(jù)電荷守恒原理，Cs上存儲的所有電荷將會轉移到反饋電容Cf上，可以得到Vout輸出端的電壓為Vou/Vin=(Cs/Cf)。

電荷守恒原理：CsVin=CfVout采樣周期放大周期61

5.5全差動運算放大器開關電容全差分放大器中的共模反饋電路實例VCOM=VDD/2VCOM=VDD/2開關電容共模反饋電路62

5.5全差動運算放大器開關電容全差分放大器中的共模反饋電路實例S1和S2為一對兩相不交疊時鐘控制的開關。在S1導通期間，S2斷開，C1兩端的電壓分別為VCOM和VB，C1完成充電，該階段開關電容放大器處于放大信號狀態(tài)，因為S2斷開，共模反饋電路不會影響開關電容放大器的主要性能；在S2導通期間，S1斷開，C1與C2并聯(lián)，刷新C2上的電壓值，該階段開關電容放大器處于采樣（復位）狀態(tài)。這樣可以確保全差分運放的輸出共模電平不會偏離至電源電平，保證運放的正常工作狀態(tài)。

經(jīng)過一定的開關周期之后，當S2導通時，C2兩端的電壓差將趨近于VCOM-VB，因此，輸出共模電平被穩(wěn)定在VCOM(=0.5VDD)值。

63

5.6輸出驅動級（OutputStage）Vin

電壓放大級（增益級）輸出驅動級VoutRL輸出驅動級電路的作用：隔離低阻負載RL，以防止由于小負載電阻的加入引起電壓增益下降；給大負載（小電阻或大電容）提供足夠的驅動電流。實際的輸出負載模型通常由電阻、電容或兩者串并聯(lián)組成，輸出級應給這些負載提供無失真的電壓、電流或功率信號。對于低電阻性負載，要求輸出級電路的輸出電阻盡可能小，而對于大電容負載，要求輸出級電路能夠提供足夠的驅動電流，包括拉電流（Sourcecurrent）或灌電流（Sinkcurrent）。64

5.6輸出驅動級Vin

電壓放大級（增益級）輸出驅動級VoutRL對輸出驅動級電路的要求：1）以電流或電壓的形式提供足夠的輸出功率2）輸出驅動級電路通常需要大尺寸管子（輸出電流能力強）3）避免輸出信號失真4）靜態(tài)功耗小（輸入交流小信號為0時）5）對放大器的頻率特性影響較小

65

5.6輸出驅動級ClassA（甲類）：靜態(tài)偏置電流大于最大輸出電流。故其靜態(tài)功耗較大，最高效率為25%。ClassAB（甲乙類）：靜態(tài)偏置電流小，其效率介于ClassA和ClassB之間，可以避免交越失真。ClassB（乙類）：靜態(tài)偏置電流為零，其效率高達78.5%。但是電路會帶來交越失真。輸出驅動級的類型66

5.6.1

甲類源極跟隨器輸出級

不論輸入交流電壓增加或減小，M1和M2始終工作在飽和區(qū)，因此屬于甲類輸出級電路。該電路具有信號失真小的特點，但靜態(tài)功耗較大（靜態(tài)電流較大）。另外，為了能夠給負載提供較大的拉電流和灌電流（提高輸出電壓的響應速度），M1和M2的寬長比應選擇大一些。由于Vb不變，ID2始終保持不變,ID1隨輸入電壓變化ID1=ID2+ΔID1ID2=ID1+ΔID167

5.6.2甲乙類源極跟隨器輸出級M1和M2分別構成源極跟隨器，M3和M4分別為M1和M2的有源負載。M5（NMOS）和M6（PMOS）構成甲乙類源極跟隨器輸出級電路，其中M5和M6分別為負載提供拉電流和灌電流。M1和M2構成的源極跟隨器的作用是實現(xiàn)直流電平位移，可使M5和M6工作在甲乙類狀態(tài)（靜態(tài)電流?。Ｔ鲆婕墊VGS1|+VGS2=VGS5+|VGS6|M5和M6的靜態(tài)電流大小取決于VGS1和VGS2的大小，通過設置合適的VGS1和VGS2電壓（M1和M2的寬長比），可使輸出驅動管M5和M6工作在甲乙類狀態(tài)。68

5.6.2甲乙類源極跟隨器輸出級甲乙類源極跟隨器輸出級電路能提供很大的輸出電流，并且具有靜態(tài)功耗小、信號失真小的優(yōu)點。甲乙類源極跟隨器輸出級的輸出電阻?。簉out≈1/(gm5+gm6)增益級的輸出電壓Vout1升高時，M5的柵極電位↑，M5進一步導通（ID5↑）；與此同時，M6的柵極電位↑，M6趨向截止（ID6↓），給負載電容CL充電。反之亦然。增益級69

5.6.2甲乙類源極跟隨器輸出級由于源極跟隨器存在直流電平（VGS）損失，輸出電壓的動態(tài)范圍不能近似達到VSS~VDD。輸出擺幅較?。篤eff4+|VGS6|~VDD-(|Veff3|+VGS5)增益級70

5.6.3普通甲乙類共源輸出級M1和M2的靜態(tài)電流大小取決于Vb1和Vb2的大小，通過設置合適的Vb1和Vb2固定偏置電壓，可使輸出驅動管工作在甲乙類狀態(tài)。甲乙類共源輸出級的特點：能夠實現(xiàn)近似電源軌對軌的全擺幅（0~VDD）輸出；輸出級靜態(tài)電流??；能夠提供足夠的驅動電流（大尺寸驅動管）71

5.6.3普通甲乙類共源輸出級當電路處于平衡狀態(tài)時，ID1=ID2=IQ，Iout=0。隨著輸入電壓Vin的變化，M1和M2的VGS相應發(fā)生變化，使得其中一個驅動管進一步導通，而另一個則趨向于截止。例如，當Vin減小時，|VGS1|增加，ID1增大，同時VGS2減小，ID2減小，ID1與ID2的差值部分等于Iout，給負載電容充電，使得輸出電壓Vout上升。反之亦然。因此，M1給負載提供拉電流，而M2給負載提供灌電流。

72

5.6.4浮動甲乙類共源輸出級V1和V2為增益級輸出的兩個具有相同極性的電壓，Vbias為固定的直流偏置電壓73

5.6.4浮動甲乙類共源輸出級

由于ID1=ID2=Ib12，是恒定量，因此，通過調節(jié)ID8或(W/L)8的大小，即可設定輸出驅動管M5的靜態(tài)電流ID5。兩個跨導線性環(huán)（Translinearloops）：1）M1、M2、M8和M5（PMOS）2）M3、M4、M7和M6（NMOS）決定了輸出驅動管的靜態(tài)電流大小。74

5.6.4浮動甲乙類共源輸出級兩個跨導線性環(huán)（Translinearloops）：1）M1、M2、M8和M5（PMOS）2）M3、M4、M7和M6（NMOS）決定了輸出驅動管的靜態(tài)電流大小。

由于ID3=ID4=Ib34，是恒定量，因此，通過調節(jié)ID7或(W/L)7的大小，即可設定輸出驅動管M6的靜態(tài)電流ID6。靜態(tài)時要求ID5=ID6，否則輸出端會出現(xiàn)系統(tǒng)失調電壓。

75

5.6.4浮動甲乙類共源輸出級

當運放增益級的兩個具有相同極性的輸出電壓Vin同時增加ΔVin時，驅動管M5和M6的柵極電壓同時升高，這將導致M6進一步導通，而M5趨向截止，因此，驅動管M6從負載吸取電流（灌電流）。當運放增益級的兩個具有相同極性的輸出電壓Vin同時減小ΔVin時，M5進一步導通，而M6趨向截止，輸出級電路給負載提供拉電流。

不論運放增益級的兩個具有相同極性的輸出電壓同時增加或同時減小，輸出驅動管M5和M6的柵極電壓之差（即浮動甲乙類偏置管M7和M8的漏-源電壓）保持恒定，因此，將這種偏置稱為浮動甲乙類控制。

76

軌對軌運算放大器實例1（浮動甲乙類共源輸出級）差動輸入級（折疊式共源共柵結構）+輸出驅動級（浮動甲乙類共源