東北大學(xué)秦皇島分校計(jì)算機(jī)組成原理專(zhuān)業(yè)課程設(shè)計(jì)

東北大學(xué)秦皇島分校計(jì)算機(jī)組成原理專(zhuān)業(yè)課程設(shè)計(jì)東北大學(xué)秦皇島分校計(jì)算機(jī)與通信工程學(xué)院計(jì)算機(jī)組成原理課程設(shè)計(jì)指令設(shè)計(jì)及工作寄存器設(shè)計(jì)專(zhuān)業(yè)名稱(chēng)班級(jí)學(xué)號(hào)學(xué)生姓名指導(dǎo)教師設(shè)計(jì)時(shí)間

課程設(shè)計(jì)任務(wù)書(shū)專(zhuān)業(yè)：計(jì)算機(jī)與通信工程學(xué)院學(xué)號(hào)：學(xué)生姓名（簽名）：設(shè)計(jì)題目：指令系統(tǒng)及工作寄存器設(shè)計(jì)1、設(shè)計(jì)實(shí)驗(yàn)條件綜合樓808實(shí)驗(yàn)室硬件：PC機(jī)軟件：XilinxISEModelSim編程語(yǔ)言：VHDL2、設(shè)計(jì)任務(wù)及要求指令：7、20、47、60號(hào)指令；工作寄存器W；二-十進(jìn)制編碼器；要求：?總線結(jié)構(gòu):單總線，數(shù)據(jù)總線位數(shù)8位、地址總線8位；?存儲(chǔ)器:內(nèi)存容量64K*8bit?控制器:用硬聯(lián)線控制器實(shí)現(xiàn)26位微操作控制信號(hào)?運(yùn)算器:單累加器，實(shí)現(xiàn)加、減等8種操作?外設(shè)：–輸入：用開(kāi)關(guān)輸入二進(jìn)制量–輸出：7段數(shù)碼管和LED顯示?指令系統(tǒng)規(guī)模：64條指令，7種類(lèi)型，5種尋址方式3、設(shè)計(jì)報(bào)告的內(nèi)容（1）設(shè)計(jì)目的：融會(huì)貫通計(jì)算機(jī)組成原理課程的內(nèi)容，通過(guò)知識(shí)的綜合運(yùn)用，加深對(duì)計(jì)算機(jī)系統(tǒng)各個(gè)模塊的工作原理及相互聯(lián)系的認(rèn)識(shí)；學(xué)習(xí)運(yùn)用VHDL進(jìn)行FPGA/CPLD設(shè)計(jì)的基本步驟和方法，熟悉EDA的設(shè)計(jì)、模擬調(diào)試工具的使用，體會(huì)FPGA/CPLD技術(shù)相對(duì)于傳統(tǒng)開(kāi)發(fā)技術(shù)的優(yōu)點(diǎn)；培養(yǎng)科學(xué)研究的獨(dú)立工作能力，取得工程設(shè)計(jì)與組裝調(diào)試的實(shí)踐經(jīng)驗(yàn)。（2）設(shè)計(jì)主體：圖1整機(jī)邏輯結(jié)構(gòu)框圖圖2芯片引腳圖3cpu邏輯結(jié)構(gòu)框圖【設(shè)計(jì)指令系統(tǒng)】設(shè)計(jì)的指令指令編號(hào)指令助記符機(jī)器碼1機(jī)器碼2指令功能7ADDA,EM000110MM將存儲(chǔ)器MM的地址的值加入累加器A中20SUBCA,#II010011II從累加器A中減去立即數(shù)II,減進(jìn)位47_INT_101110實(shí)驗(yàn)機(jī)占用，不可修改，進(jìn)入中斷時(shí)，實(shí)驗(yàn)機(jī)硬件產(chǎn)生_INT_指令60RETI111011中斷返回表1指令類(lèi)型、尋址方式第7條指令：ADDA,EM指令類(lèi)型：算術(shù)運(yùn)算指令尋址方式：寄存器尋址和直接尋址第20條指令：SUBCA,#II指令類(lèi)型：邏輯運(yùn)算指令尋址方式：存儲(chǔ)器直接尋址第47條指令：_INT_指令類(lèi)型：轉(zhuǎn)移指令尋址方式：寄存器間接尋址第60條指令：RETI指令類(lèi)型：轉(zhuǎn)移指令尋址方式：寄存器直接尋址（2）控制信號(hào)1、XRD：外部設(shè)備讀信號(hào)，當(dāng)給出了外設(shè)的地址后，輸出此信號(hào)，從指定外設(shè)讀數(shù)據(jù)。2、EMWR：程序存儲(chǔ)器EM寫(xiě)信號(hào)。3、EMRD：程序存儲(chǔ)器EM讀信號(hào)。4、PCOE：將程序計(jì)數(shù)器PC的值送到地址總線ABUS上(MAR)。5、EMEN：將程序存儲(chǔ)器EM與數(shù)據(jù)總線DBUS接通，由EMWR和EMRD決定是將DBUS數(shù)據(jù)寫(xiě)到EM中，還是從EM讀出數(shù)據(jù)送到DBUS。6、IREN：將程序存儲(chǔ)器EM讀出的數(shù)據(jù)打入指令寄存器IR。7、EINT：中斷返回時(shí)清除中斷響應(yīng)和中斷請(qǐng)求標(biāo)志，便于下次中斷。8、ELP：PC打入允許，與指令寄存器IR3、IR2位結(jié)合，控制程序跳轉(zhuǎn)。9、FSTC：進(jìn)位置1，CY=110、FCLC：進(jìn)位置0，CY=011、MAREN：將地址總線ABUS上的地址打入地址寄存器MAR。12、MAROE：將地址寄存器MAR的值送到地址總線ABUS上。13、OUTEN：將數(shù)據(jù)總線DBUS上數(shù)據(jù)送到輸出端口寄存器OUT里。14、STEN：將數(shù)據(jù)總線DBUS上數(shù)據(jù)存入堆棧寄存器ST中。15、RRD：讀寄存器組R0-R3，寄存器R?的選擇由指令的最低兩位決定。16、RWR：寫(xiě)寄存器組R0-R3，寄存器R?的選擇由指令的最低兩位決定。17、CN：決定運(yùn)算器是否帶進(jìn)位移位，CN=1帶進(jìn)位，CN=0不帶進(jìn)位。18、FEN：將標(biāo)志位存入ALU內(nèi)部的標(biāo)志寄存器。19、WEN：將數(shù)據(jù)總線DBUS的值打入工作寄存器W中。20、AEN：將數(shù)據(jù)總線DBUS的值打入累加器A中。21-23:X2~X0：X2、X1、X0三位組合來(lái)譯碼選擇將數(shù)據(jù)送到DBUS上的寄存器。24-26:S2~S0：S2、S1、S0三位組合決定ALU做何種運(yùn)算。（3）指令執(zhí)行流程：表2指令分解與微操作對(duì)應(yīng)控制信號(hào)編號(hào)助記符功能機(jī)器碼周期總數(shù)CT節(jié)拍數(shù)微操作控制信號(hào)1_FATCH_取指令000000XXT2PC→MARPCOE,MAREN010T1EM→WEMEN,EMRD,WENT0W→IRPC+1→PCIREN20SUBCA,#II從累加器A中減去間址存儲(chǔ)器的值,帶進(jìn)位010011XXT5PC→MARPCOEMAREN101T4EM→DBUS→WPC+1→PCEMENEMRDWENT3A,W→ALU→FALU→AFENAEN7ADDA,EM將存儲(chǔ)器EM地址的值加入累加器A中000110XXT7PC→MARPCOE,MARENT6EM→WPC+1→PCEMENEMRDWEN111T5W→MARMARENT4EM→WPC+1→PCEMENEMRDWENT3A+W→AS=001X=100AEN47_INT_產(chǎn)生中斷101110XXT4PC→DBUS→STPCOE,X=011,STENPC,IA,ST,IRT3Z→PCPC,IA,ST,IR60RETI中斷返回111011XXT3ST→PCST,DBUS,PC,IR流程圖：1、第7條指令A(yù)DDA,EMPCOE,MARENT7PC→MARPCOE,MARENT7PC→MAREMENEMRDWENT6EM→WPC+1→EMENEMRDWENT6EM→WPC+1→PCW→MARMARENT5W→MARMARENT5EM→WPC+1→PCEMENEMRDWENEM→WPC+1→PCEMENEMRDWENT4S=001X=100AENT3A+W→S=001X=100AENT3A+W→A2、第20條指令SUBCA,#IIPCOEMARENEMENEMRDWENFENAENT3T5T4A,W→ALU→FALU→AEM→DBUS→WPC+1→PCPCPCOEMARENEMENEMRDWENFENAENT3T5T4A,W→ALU→FALU→AEM→DBUS→WPC+1→PCPC→MAR3、第47條指令PCOE,X=011,STENPC,IA,ST,IRPC,IA,ST,IRT4PCOE,X=011,STENPC,IA,ST,IRPC,IA,ST,IRT4PC→DBUS→STPC,IA,ST,IRT3ZPC,IA,ST,IRT3Z→PC4、第60條指令ST,DBUS,PC,IRT3ST→PCST,DBUS,PC,IRT3ST→PC【模型及實(shí)現(xiàn)（工作寄存器W）】（1）邏輯電路圖形符號(hào)表示：圖4工作寄存器的邏輯電路圖圖5工作寄存器的RTL邏輯電路圖圖5工作寄存器的FDC邏輯電路圖（2）邏輯電路的功能：暫存和傳送數(shù)據(jù)（3）仿真測(cè)試：圖6波形分析圖圖7結(jié)果顯示圖結(jié)果分析：D為數(shù)據(jù)輸入、R為數(shù)據(jù)輸出、CLK為時(shí)序控制、EN為讀寫(xiě)控制端、RST為復(fù)位端、R為數(shù)據(jù)輸出。因此由于RST為1，雖然D端輸入數(shù)據(jù)為：1111100010101011，輸出端仍為0（從波形可以看出來(lái)），EN為0，表示寫(xiě)數(shù)據(jù)。（4）VDHLM描述如下：libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;----Uncommentthefollowinglibrarydeclarationifinstantiating----anyXilinxprimitivesinthiscode.--libraryUNISIM;--useUNISIM.VComponents.all;entityREGisPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC_VECTOR(15DOWNTO0); EN:INSTD_LOGIC; RST:INSTD_LOGIC;R:OUTSTD_LOGIC_VECTOR(15DOWNTO0));endREG;architectureBehavioralofREGisSIGNALQ1:STD_LOGIC_VECTOR(15DOWNTO0);--類(lèi)似于在芯片內(nèi)部定義一個(gè)數(shù)據(jù)的暫存節(jié)點(diǎn)beginPROCESS(CLK,Q1)BEGIN IF(RST='1')THEN Q1<="0000000000000000"; ELSEIF(CLK'EVENTANDCLK='1')THEN IF(EN='0')THEN Q1<=D; ELSE Q1<="XXXXXXXXXXXXXXXX";ENDIF; ENDIF; ENDIF;ENDPROCESS;R<=Q1;endBehavioral;【邏輯功能實(shí)現(xiàn)（二-十進(jìn)制編碼器）】（1）二-十進(jìn)制功能表如下所示：

（2）邏輯電路設(shè)計(jì)

邏輯電路的圖形符號(hào)表示、功能

：圖8二-十進(jìn)制編碼器功能將輸入數(shù)字信號(hào)變成相應(yīng)輸出二進(jìn)制信號(hào)系統(tǒng)實(shí)現(xiàn)

LIBRARY

IEEE;

USE

IEEE.STD_LOGIC_1164.ALL;

USE

IEEE.STD_LOGIC_UNSIGNED.ALL;entitySY3isPort(d:inSTD_LOGIC_VECTOR(9downto0);clk:inSTD_LOGIC;e:inSTD_LOGIC;q:outSTD_LOGIC_VECTOR(3downto0));endSY3;architectureBehavioralofSY3isbeginp1:process(d)beginif(d(0)='0'ANDe='0')THENQ<="0000";ELSIF(d(1)='0'ANDe='0')THENQ<="0001";ELSIF(d(2)='0'ANDe='0')THENQ<="0010";ELSIF(d(3)='0'ANDe='0')THENQ<="0011";ELSIF(d(4)='0'ANDe='0')THENQ<="0100";ELSIF(d(5)='0'ANDe='0')THENQ<="0101";ELSIF(d(6)='0'ANDe='0')THENQ<="0110";ELSIF(d(7)='0'ANDe='0')THENQ<="0111";ELSIF(d(8)='0'ANDe='0')THENQ<="1000";ELSIF(d(9)='0'ANDe='0')THENQ<="1001";ELSIF(e='1')THENQ<="1111";ENDIF;ENDPROCESSP1;endBehavioral;（3）仿真測(cè)試仿真過(guò)程如下：（1）

在sources窗口處右擊，加入新的源文件（2）創(chuàng)建波形仿真激勵(lì)文件.tbw：選Test

Bench

Waveform，并輸入文件名

（3）初始化時(shí)鐘周期及相關(guān)參數(shù)→finish（4）右側(cè)會(huì)出現(xiàn)

.tbw文件窗口，設(shè)置輸入引腳的值，存盤(pán)（5）左側(cè)sources窗口選擇“behavioral

simulation”,下面processes窗口會(huì)自動(dòng)出現(xiàn)"Modelsim

Simulator"

（6）雙擊其中的“Simulate