半導(dǎo)體集成電路原理與設(shè)計(jì)-第三章答辯

第三章集成電路中的無(wú)源器件有源器件三極管：NPN、PNP場(chǎng)效應(yīng)管：N溝道（增強(qiáng)型、耗盡型）；P溝道（增強(qiáng)型、耗盡型）二極管：普通二極管、穩(wěn)壓二極管、肖特基二極管、變?nèi)荻O管、發(fā)光二極管分立元件電阻器：碳膜、金屬膜、繞線等，又分為固定和可變兩種類型；分立元件電容器：電解電容器，一般制作容量比較大的電容；薄膜電容器；瓷片電容器。無(wú)源器件電阻器電容器電感器：一般由多匝線圈構(gòu)成，不宜集成，小電感量特殊情況可集成互連線集成電路中的無(wú)源器件特點(diǎn)：制作工藝：最好與NPN管或MOS管工藝兼容。集成電阻器和電容器優(yōu)點(diǎn)：元件的匹配及溫度跟蹤較好。串聯(lián)電阻

集成電阻器和電容器的缺點(diǎn)：1、精度低（±20%），絕對(duì)誤差大；2、溫度系數(shù)較大；3、制作范圍有限；4、占用芯片面積大，成本高。所以集成電路設(shè)計(jì)中應(yīng)多用有源器件，少用無(wú)源器件

NPN晶體管基區(qū)擴(kuò)散電阻3.1集成電阻器集成電路中的電阻分類：

無(wú)源電阻通常是合金材料或采用摻雜半導(dǎo)體制作的電阻

有源電阻將晶體管進(jìn)行適當(dāng)?shù)倪B接和偏置，利用晶體管的不同的工作區(qū)所表現(xiàn)出來(lái)的不同的電阻特性來(lái)做電阻。

無(wú)源電阻器分類合金薄膜電阻

采用一些合金材料沉積在二氧化硅或其它介電材料表面，通過光刻形成電阻條。常用的合金材料有：（1）鉭（Ta）；（2）鎳鉻（Ni-Cr）；（3）氧化鋅SnO2；（4）鉻硅氧CrSiO。

多晶硅薄膜電阻

摻雜多晶硅薄膜也是一個(gè)很好的電阻材料，廣泛應(yīng)用于硅基集成電路的制造。

摻雜半導(dǎo)體電阻

不同摻雜濃度的半導(dǎo)體具有不同的電阻率，利用摻雜半導(dǎo)體的電阻特性，可以制造電路所需的電阻器。

無(wú)源電阻器常用設(shè)計(jì)圖形（6）

離子注入電阻，薄層電阻RSBI=0.1-20kΩ/□，由于離子注入對(duì)摻雜濃度控制精度高，所以制作電阻精度高，適合制作高精度電阻。

薄層電阻RS（方塊電阻）——表面為正方形的薄層，在電流平行于該正方形的某一邊流過時(shí)所呈現(xiàn)出的電阻值。

摻雜半導(dǎo)體集成電阻器分類：（1）

基區(qū)擴(kuò)散電阻{雙極IC中用的最多的電阻}，其薄層電阻（方塊電阻）RSB=100-200Ω/□，阻值范圍50Ω-50KΩ；（2）

發(fā)射區(qū)擴(kuò)散電阻，薄層電阻RSE≈5Ω/□；（3）埋層電阻，薄層電阻RS，BL≈20Ω/□（4）

基區(qū)溝道電阻，薄層電阻RSB1=5-15kΩ/□；（5）

外延層電阻，薄層電阻RSB1≈2kΩ/□；基區(qū)擴(kuò)散電阻：基區(qū)擴(kuò)散電阻結(jié)構(gòu)示意圖電阻體P型襯底接低電位電阻電位高端PN結(jié)隔離阻值估算R=R?L/W

3.1

R?為基區(qū)擴(kuò)散層薄層電阻，W、L為電阻器的寬度和長(zhǎng)度。薄層電阻的擴(kuò)散是同NPN管的區(qū)擴(kuò)散同時(shí)進(jìn)行的，R?由NPN管的設(shè)計(jì)決定，只要芯片上NPN管的參數(shù)確定了，R?就確定了。所以說(shuō)設(shè)計(jì)基區(qū)擴(kuò)散電阻主要就是設(shè)計(jì)電阻的幾何尺寸，即確定W和L；另一種表示方法：確定“方數(shù)L/W”與“條寬W”。

公式3.1是一個(gè)長(zhǎng)方形電阻的計(jì)算公式，實(shí)際上有很多因素會(huì)影響阻值。

*影響阻值因素：引出端、拐角處的電流密度不均勻分布、基區(qū)雜質(zhì)橫向擴(kuò)散引起的條寬增大等。

設(shè)計(jì)時(shí)減小誤差的辦法

（1）端頭修正

引線端頭處電力線彎曲，從引線孔流入的電流，絕大部分電流從引線孔正對(duì)電阻條一邊流入，從側(cè)面和背面流入很少，端頭引入附加電阻，使阻值增大。所以引入端頭修正因子K1，K1取值采用經(jīng)驗(yàn)值。K1=0.5方，表示整個(gè)端頭電阻對(duì)總電阻貢獻(xiàn)相當(dāng)于0.5方，對(duì)于大電阻，L>>W，K1可忽略不計(jì)。

不同電阻條寬和端頭形狀的端頭修正因子

（2）拐角修正因子

對(duì)于大電阻，由于R?一定，則L值較大，為充分利用芯片面積或布圖方便，常設(shè)計(jì)成折疊形式，但拐角處電力線不均勻，實(shí)測(cè)直角拐角對(duì)電阻值貢獻(xiàn)相當(dāng)于0.5方，即拐角修整因子K2=0.5方。

（3）橫向擴(kuò)散修整因子

基區(qū)擴(kuò)散電阻的橫截面橫向擴(kuò)散修整因子m主要由以下兩個(gè)因素決定：

①由于存在橫向擴(kuò)散，所以基區(qū)擴(kuò)散電阻實(shí)際橫截面不為矩形，而為圖3-4所示圖形。所以實(shí)際寬度與設(shè)計(jì)寬度不符，表面處最寬。

最寬處WS≈W+2×0.8Xjc②雜質(zhì)濃度在橫向擴(kuò)散區(qū)表面與擴(kuò)散窗口正下方的表面區(qū)域不同，濃度由窗口處N?≈6×1018㎝-3逐步降低到外延層處雜質(zhì)濃度Nepi≈1015～1016㎝-3。假定橫向擴(kuò)散區(qū)的縱向雜質(zhì)分布與擴(kuò)散窗口正下方的縱向雜質(zhì)分布相同。此時(shí)基區(qū)擴(kuò)散電阻有效寬度Weff為：Weff=W+0.55xjc（3.2）即橫向擴(kuò)散因子m=0.55電阻襯底高電位端ecbR引出線實(shí)際基區(qū)擴(kuò)散電阻的計(jì)算公式(1)考慮了端頭、拐角及橫向擴(kuò)散三項(xiàng)修正后，基區(qū)擴(kuò)散電阻的計(jì)算公式為：

(2)當(dāng)L>>W時(shí)，可不考慮K1；當(dāng)W>>Xjc時(shí)，可不考慮橫向修正m，此時(shí)

（4）薄層電阻值R?的修正

一般情況下，R?是在硼再分布以后測(cè)量的，以檢測(cè)擴(kuò)散工藝的質(zhì)量?；鶇^(qū)擴(kuò)散后還有多道高溫處理工序（如氧化、磷擴(kuò)散等），雜質(zhì)會(huì)進(jìn)一步往里面推進(jìn)，同時(shí)表面的硅會(huì)進(jìn)一步氧化，所以整個(gè)工藝完成后，實(shí)際的R?a比原來(lái)的R?高。

經(jīng)驗(yàn)公式

R?a=KaR?Ka為常數(shù)，由實(shí)驗(yàn)確定，一般為1.06～1.25間。

基區(qū)擴(kuò)散電阻最小條寬WR，min的設(shè)計(jì)

基區(qū)擴(kuò)散電阻圖形的設(shè)計(jì)，是在已知電阻值R和工藝參數(shù)（R?、結(jié)深Xjc）條件下，設(shè)計(jì)電阻的最小條寬和形狀。限制最小條寬的三個(gè)條件由設(shè)計(jì)規(guī)則決定的最小設(shè)計(jì)條寬由工藝水平和電阻精度決定的最小電阻條寬流經(jīng)電阻的最大電流所決定的最小條寬（1）設(shè)計(jì)規(guī)則決定的最小擴(kuò)散條寬設(shè)計(jì)規(guī)則：是從工藝中提取的、為保證一定成品率而規(guī)定的一組最小尺寸，制定設(shè)計(jì)規(guī)則的時(shí)候主要考慮制版、光刻等工藝可實(shí)現(xiàn)的最小線寬、最小圖形間距、最小可開孔、最小套刻精度等。設(shè)計(jì)擴(kuò)散電阻的最小擴(kuò)散條寬時(shí)，必須符合設(shè)計(jì)規(guī)則。（2）工藝水平和電阻精度要求所決定的最小線寬

制造基區(qū)擴(kuò)散電阻的工藝過程中，會(huì)引入隨機(jī)誤差，由3.1式進(jìn)行估算。

3.1根據(jù)誤差理論：目前工藝條件下，△R?/R?可控制在±（5～10）%之內(nèi)。目前工藝條件下，△R?/R?可控制在±（5～10）%之內(nèi)?！鱓、△L主要來(lái)自制版、光刻的隨機(jī)誤差，實(shí)際工藝中△L=△W，對(duì)于大阻值電阻L>>W，所以可以忽略△L/L，于是有：

由于

已經(jīng)確定，所以控制

ΔW就可以控制電阻的精度例如，工藝水平可使|△W|=1um，要求△W所引起的誤差|η|≦10%，則WR，min為

如果精度要求不高，例如|η|=20%，而|△W|仍為1um，則WR，min≧5um.即可。

**匹配電阻減小誤差：

根據(jù)誤差理論，電阻R1和R2的匹配誤差為：

我們可以將要求匹配誤差很小的電阻做到一個(gè)隔離島上，條寬相等，方向相同，或做成一個(gè)擴(kuò)散條，中間做引出端，將它們分為兩個(gè)電阻，此時(shí)R1和R2的△R?/R?和△W是相等的，即

△

R?1/R?1≈△R?2/R?2

，△W1≈△W2

要求匹配的電阻圖形結(jié)構(gòu)此時(shí)兩電阻比的精度可達(dá)±0.2%以內(nèi)。

（3）流經(jīng)電阻的最大電流決定的WR，min

任何器件都有功耗限制，對(duì)于扁平封裝和TO型封裝的集成電路，室溫下要求電阻的單位面積最大功耗為：PA，max≦5×10-6W/um2電阻單位面積功耗為：將代入得：所以可得受電流限制的最小條寬為：

基區(qū)擴(kuò)散電阻的溫度系數(shù)TCR

RS(Ω/□)30020010050TCR(10-6/℃)2800190015001000如果電路的某些特性取決于電阻的比值，則電阻比的溫度系數(shù)可以降低到200×10-6/℃。因?yàn)榇藭r(shí)兩電阻的載流子遷移率、結(jié)深、摻雜濃度等相同，電阻比只取決于兩電阻的L/W之比。所以在設(shè)計(jì)集成電路時(shí)，應(yīng)盡量采用電路特性只與電阻比有關(guān)的電路形式。

電阻溫度系數(shù)TCR是指溫度每升高1℃時(shí)，阻值相對(duì)變化量：集成電容器

集成電容器單位面積電容量CA較小，而C=ACA，若達(dá)到一定容量，需要較大面積A。例如一個(gè)30PF的MOS電容，占0.1mm2面積，而一個(gè)最小面積晶體管（加上隔離框）所占的芯片面積約為0.01mm2，一個(gè)MOS管所占芯片面積更?。梢赃_(dá)到幾個(gè)平方微米）。所以在集成電路設(shè)計(jì)中應(yīng)盡量避免使用電容器。

NPN管中的無(wú)源寄生元件

雙極IC中常用的集成電容器

1、反偏PN結(jié)電容器

發(fā)射結(jié)寄生電容（零偏單位面積電容CjA0大，擊穿電壓低6～9V）

集電結(jié)寄生電容（集電結(jié)零偏單位面積電容CjA0小，擊穿電壓﹥20V）

*發(fā)射區(qū)擴(kuò)散層-隔離擴(kuò)散層-隱埋層結(jié)構(gòu)

發(fā)射區(qū)擴(kuò)散層—隔離擴(kuò)散層—隱埋層結(jié)構(gòu)，這種電容實(shí)際上是兩個(gè)電容并聯(lián)，所以可以增大CjA0。但由于存在P﹢N﹢結(jié)，擊穿電壓只有4～5V。另外由于隔離（襯底）結(jié)面積較大，所以CjS也較大，為減小CjS影響，應(yīng)降低所使用結(jié)上的反偏電壓，使結(jié)電容提高，提高襯底電壓，減小CjS。

雙極IC中常用的MOS電容器

雙極IC中常用的MOS電容器如圖所示上電極：鋁膜介質(zhì)：薄SiO2層，厚度大于1000?（對(duì)工藝要求高，額外工藝制作，其他工藝通同NPN管）下電極：N+發(fā)射區(qū)擴(kuò)散層

R是下電極N+發(fā)射區(qū)擴(kuò)散層電阻，為提高M(jìn)OS電容器的Q值（品質(zhì)因數(shù)，評(píng)價(jià)回路損耗的指標(biāo)），必須減小R值，所以一般制成方形，以減小R的方數(shù)（L/W），使阻值下降。