Altium Designer 19 原理圖與PCB設(shè)計(jì)速成實(shí)訓(xùn)教程 教案 實(shí)訓(xùn)十七 信號(hào)完整性分析

第頁《AltiumDesigner19原理圖與PCB設(shè)計(jì)速成實(shí)訓(xùn)教程》教案第講/共頁20年月日課題實(shí)訓(xùn)十七信號(hào)完整性分析目的與要求(1)掌握信號(hào)完整性分析規(guī)則設(shè)置。(2)熟悉信號(hào)完整性模型配置過程。(3)掌握信號(hào)完整性網(wǎng)絡(luò)分析方法。(4)掌握信號(hào)完整性反射分析方法。(5)掌握信號(hào)完整性串?dāng)_分析方法。重點(diǎn)信號(hào)完整性分析規(guī)則設(shè)置；信號(hào)完整性模型配置過程；信號(hào)完整性網(wǎng)絡(luò)分析；反射分析；串?dāng)_分析。難點(diǎn)信號(hào)完整性分析規(guī)則設(shè)置；信號(hào)完整性模型配置過程；信號(hào)完整性網(wǎng)絡(luò)分析；反射分析；串?dāng)_分析。教具多媒體電腦復(fù)習(xí)提問新知識(shí)點(diǎn)考查布置作業(yè)課后回憶備注教員教研室主任批閱系部審查意見本次教學(xué)所涉及到的圖、表等材料在此處繪制或粘貼圖17-1導(dǎo)入Z80Microprocessor.Ddb于AltiumDesigner中的結(jié)果圖17-2導(dǎo)入的Z80Microprocessor的項(xiàng)目文件圖17-4導(dǎo)入的Z80MicroprocessorBoard.Pcb圖17-5PCB規(guī)則及約束編輯器教案設(shè)計(jì)實(shí)訓(xùn)十七信號(hào)完整性分析實(shí)訓(xùn)目的(1)掌握信號(hào)完整性分析規(guī)則設(shè)置。(2)熟悉信號(hào)完整性模型配置過程。(3)掌握信號(hào)完整性網(wǎng)絡(luò)分析方法。(4)掌握信號(hào)完整性反射分析方法。(5)掌握信號(hào)完整性串?dāng)_分析方法。實(shí)訓(xùn)設(shè)備AltiumDesigner19軟件、PC機(jī)。下面以Z80Microprocessor.PrjPcb為例介紹在PCB編輯環(huán)境下信號(hào)完整性分析步驟。練習(xí)一導(dǎo)入Z80Microprocessor.Ddb實(shí)訓(xùn)內(nèi)容從Protel99SEExample中導(dǎo)入Z80Microprocessor.Ddb于AltiumDesigner中。操作提示導(dǎo)入Z80Microprocessor.Ddb步驟參照實(shí)訓(xùn)五練習(xí)七，導(dǎo)入結(jié)果如圖17-1所示，在左側(cè)“Projects”面板中可以看到導(dǎo)入的Z80Microprocessor.PrjPcb，雙擊Z80Microprocessor.PrjPcb中的任何一個(gè)原理圖文件，可以直接將其打開，如圖17-2所示。導(dǎo)入PCB文件的操作步驟如下：雙擊，彈出“DXP導(dǎo)入向?qū)А贝翱?，如圖17-3所示。采用系統(tǒng)默認(rèn)選項(xiàng)，依次單擊每個(gè)導(dǎo)入窗口的【Next】按鈕，完成PCB文件的導(dǎo)入，其結(jié)果如圖17-4所示。圖17-3“DXP導(dǎo)入向?qū)А贝翱诰毩?xí)二信號(hào)完整性規(guī)則設(shè)置實(shí)訓(xùn)內(nèi)容在本實(shí)訓(xùn)練習(xí)一的基礎(chǔ)上進(jìn)行信號(hào)完整性規(guī)則設(shè)置。在PCB中進(jìn)行信號(hào)完整性分析之前，要對有關(guān)的規(guī)則進(jìn)行合理設(shè)置，以便準(zhǔn)確測出PCB中潛在的信號(hào)完整性問題。通過【PCB規(guī)則及約束編輯器】對話框，設(shè)置信號(hào)完整性分析規(guī)則。操作提示在圖17-4所示的PCB編輯器中，執(zhí)行菜單命令“設(shè)計(jì)”→“規(guī)則”，彈出“PCB規(guī)則及約束編輯器”窗口。在左邊目錄區(qū)中，單擊“SignalIntegrity”前面的“”符號(hào)展開，可以看到信號(hào)完整性分析的規(guī)則共有13項(xiàng)。設(shè)置時(shí)，在相應(yīng)項(xiàng)上單擊鼠標(biāo)右鍵，添加新規(guī)則，或在窗口右側(cè)下方單擊“新規(guī)則”，然后可在新規(guī)則界面中進(jìn)行具體設(shè)置。下面看具體設(shè)置及各項(xiàng)含義。SignalStimulus（激勵(lì)信號(hào)）選擇“SignalStimulus”【新規(guī)則】，在新出現(xiàn)的“SignalStimulus”界面下設(shè)置相應(yīng)的參數(shù)，如圖17-5所示。Overshoot-FallingEdge（信號(hào)過沖下降沿）該規(guī)則主要用于設(shè)置信號(hào)下降邊沿所允許的最大過沖量，即低于信號(hào)基準(zhǔn)值的最大阻尼振蕩。Overshoot-RisingEdge（信號(hào)過沖上升沿）該規(guī)則與Overshoot-FallingEdge相對應(yīng)，主要用于設(shè)置信號(hào)上升邊沿所允許的最大過沖量。Undershoot-FallingEdge（信號(hào)下沖下降沿）該規(guī)則主要用于設(shè)置信號(hào)下降邊沿所允許的最大下沖值，即下降沿上高于信號(hào)基準(zhǔn)值的最大阻尼振蕩。Undershoot-RisingEdge（信號(hào)下沖上升沿）該規(guī)則與Undershoot-FallingEdge相對應(yīng)，主要用于設(shè)置信號(hào)上升邊沿所允許的最大下沖值，即上升沿上低于信號(hào)基準(zhǔn)值的最大阻尼振蕩。Impedance（阻抗）該規(guī)則主要用于設(shè)置電路允許的最大和最小阻抗。SignalTopValue（信號(hào)高電平）該規(guī)則主要用于設(shè)置信號(hào)在高電平狀態(tài)下所允許的最小穩(wěn)定電壓值。SignalBaseValue（信號(hào)基準(zhǔn)）該規(guī)則主要用于設(shè)置信號(hào)基準(zhǔn)電壓的最大值。FlightTime-RisingEdge（飛行時(shí)間上升沿）該規(guī)則主要用于設(shè)置信號(hào)上升沿最大延遲時(shí)間，一般為上升到信號(hào)設(shè)定值得50%時(shí)所需要的時(shí)間，單位為ns。FlightTime-FallingEdge（飛行時(shí)間下降沿）該規(guī)則主要用于設(shè)置信號(hào)下降沿最大延遲時(shí)間，一般為實(shí)際的輸入電壓到閾值電壓之間的時(shí)間，單位為ns。Slope-RisingEdge（上升沿斜率）該規(guī)則主要用于設(shè)置信號(hào)上升沿從閾值電壓上升到高電平電壓所允許的最大延遲時(shí)間，單位為ns。Slope-FallingEdge（下降沿斜率）該規(guī)則主要用于設(shè)置信號(hào)下降沿從閾值電壓下降到低電平電壓所允許的最大延遲時(shí)間，單位為ns。SupplyNets（電源網(wǎng)絡(luò)）選擇“SupplyNets”【新規(guī)則】，在新出現(xiàn)的“Supplynets”界面下，將“GND”網(wǎng)絡(luò)的“電壓”設(shè)置為“0.000”。按相同方法再添加規(guī)則，將“VCC”網(wǎng)絡(luò)的“電壓”設(shè)置為“5.000”（電源VCC數(shù)值大小根據(jù)電路元器件供電參數(shù)而定，單位是V）。練習(xí)三啟動(dòng)信號(hào)完整性分析--創(chuàng)建原理圖與PCB元件鏈接實(shí)訓(xùn)內(nèi)容在本實(shí)訓(xùn)練習(xí)二的基礎(chǔ)上，對導(dǎo)入的Z80Microprocessor.PrjPcb創(chuàng)建原理圖與PCB元件鏈接。操作提示在圖17-4所示的PCB編輯器中，執(zhí)行菜單命令“工具”→“SignalIntegrity…”，錯(cuò)誤信息提示窗口，提示ＰＣＢ元件沒有與原理圖元件鏈接，單擊【ＯＫ】退出。在原理圖編輯器中，執(zhí)行菜單命令“設(shè)計(jì)”→“UpdatePCBDocumentZ80ProcessorBoard.Ddb”，彈出圖17-21所示元件鏈接窗口。圖17-21元件鏈接窗口單擊圖17-21中的“AutomaticallyCreateComponentLinks”（自動(dòng)元件鏈接）選項(xiàng)，彈出編輯原理圖與PCB之間的元件鏈接模型信息窗口，如圖17-22所示。圖17-22元件鏈接模型信息窗口單擊圖17-22【OK】按鈕，彈出圖17-23原理圖文檔與ＰＣＢ文檔比較結(jié)果窗口。單擊【Yes】，彈出圖17-24所示工程變更指令窗口。圖17-23比較結(jié)果窗口單擊圖17-24【執(zhí)行變更】按鈕，完成檢驗(yàn)變更，如圖17-24所示所示。單擊【關(guān)閉】退出。圖17-24工程變更指令窗口練習(xí)四信號(hào)完整性模型配置實(shí)訓(xùn)內(nèi)容在本實(shí)訓(xùn)練習(xí)三的基礎(chǔ)上，對導(dǎo)入的Z80Microprocessor.PrjPcb進(jìn)行信號(hào)完整性模型配置。在復(fù)雜高速的電路系統(tǒng)中，所用到的元器件數(shù)量以及種類都比較繁多，由于各種原因的限制，在信號(hào)完整性分析之前用戶未必能逐一設(shè)置每個(gè)元件的SI模型，因此，當(dāng)執(zhí)行了信號(hào)完整性分析命名后，系統(tǒng)會(huì)首先進(jìn)行檢查，給出相應(yīng)信息，以便用戶完成必要的SI模型設(shè)定與分配。操作提示在圖17-4所示的PCB編輯器中，執(zhí)行菜單命令“工具”→“SignalIntegrity…”，彈出圖17-25所示消息及錯(cuò)誤警告窗口，選擇【ModelAssignments...】（模型分配）進(jìn)入信號(hào)完整性模型配置的界面，如圖17-26所示。圖17-25錯(cuò)誤警告提示窗口在圖17-26所示的模型配置界面下，能夠看到每個(gè)器件所對應(yīng)的信號(hào)完整性模型，并且每個(gè)器件都有相應(yīng)的狀態(tài)與之對應(yīng)。圖17-26信號(hào)完整性模型配置窗口完善器件模型。在如圖17-26所示模型配置窗口，單擊“NoMatch”的元件，彈出信號(hào)模型配置窗口，如圖17-27所示圖17-27修改器件模型窗口在“Type”選項(xiàng)中選擇器件的類型。在“Technology”選項(xiàng)中選擇相應(yīng)的驅(qū)動(dòng)類型。也可以從外部導(dǎo)入與器件相關(guān)聯(lián)的IBIS（Input/OutputBufferInformationSpecification）模型，點(diǎn)擊【ImportIBIS】按鈕，選擇從器件廠商那里得到的IBIS模型即可。IBIS模型文件的擴(kuò)展名是“.ibs”。模型設(shè)置完成后選擇【OK】，退出。模型配置結(jié)果如圖17-28所示。圖17-28匹配狀態(tài)在圖17-28所示的窗口，單擊左下角的【UpdateModelsinSchematic】按鈕，將修改后的模型更新到原理圖中。練習(xí)五信號(hào)完整性網(wǎng)絡(luò)分析實(shí)訓(xùn)內(nèi)容在本實(shí)訓(xùn)練習(xí)四的基礎(chǔ)上，對導(dǎo)入的Z80Microprocessor.PrjPcb進(jìn)行信號(hào)完整性網(wǎng)絡(luò)分析。操作提示在圖17-28所示的窗口中單擊右下角的【AnalyzeDesign…】，彈出SI（SignalIntegrity）模型設(shè)置選項(xiàng)窗口，如圖17-29所示，窗口主要是對布線進(jìn)行設(shè)置。選中“UseManhattanLength”復(fù)選框，將使用曼哈頓布線的長度，保留缺省值。平均布線長度平均布線長度布線阻抗使用曼哈頓布線長度圖17-29SI設(shè)置選項(xiàng)單擊圖17-29的【AnalyzeDesign】按鈕，分析結(jié)果如圖17-30所示網(wǎng)絡(luò)狀態(tài)分析窗口。通過此窗口中左側(cè)部分可以看到網(wǎng)絡(luò)是否通過了相應(yīng)的規(guī)則，如過沖幅度等，通過右側(cè)的設(shè)置，可以以圖形的方式顯示過沖和串?dāng)_結(jié)果。圖17-30信號(hào)完整性網(wǎng)絡(luò)分析窗口練習(xí)六信號(hào)完整性反射分析實(shí)訓(xùn)內(nèi)容在本實(shí)訓(xùn)練習(xí)五的基礎(chǔ)上對導(dǎo)入的Z80Microprocessor.PrjPcb進(jìn)行信號(hào)完整性反射分析。操作提示在圖17-30中雙擊需要分析的網(wǎng)絡(luò)A1，或選中A1后單擊，將其導(dǎo)入到窗口的右側(cè)，如圖17-48所示。圖17-48選中網(wǎng)絡(luò)A1單擊圖17-48窗口右下角的【Reflections…】按鈕，反射分析的波形結(jié)果將會(huì)顯示出來。如圖17-49所示。圖17-49A1反射分析的波形右鍵點(diǎn)擊“A1_U2.9_NoTerm”，如圖17-50在彈出的列表中選擇CursorA和CursorB，如圖17-50所示，然后可以利用它們來測量確切的參數(shù)。測量結(jié)果在SimData窗口。圖17-50光標(biāo)精確測量數(shù)據(jù)從圖17-49的分析波形中可以看出，由于阻抗不匹配而引起的反射，導(dǎo)致信號(hào)的上升沿和下降沿都有一定的過沖。單擊圖17-48中的【ReanalyzeDesign...】，返回到圖17-30所示的界面下。窗口右側(cè)中的“Termination”區(qū)域給出了幾種終端接的策略來減小反射所帶來的影響，選擇“SerialRes”選項(xiàng)，如圖17-51所示，將“Min”（最小值）和“Max”（最大值）分別設(shè)置為“25”和“150”，選中“PerformSweep”選項(xiàng)，在“Sweepsteps”選項(xiàng)中選擇“10”，然后，單擊【Reflections…】按鈕，將會(huì)得到如圖17-52所示的分析波形。從圖17-52可以看出，不同的電阻對應(yīng)不同的輸出波形，從圖中選擇一個(gè)滿足需求的波形，再連接相應(yīng)的電阻，從而得到符合要求的輸出波形。如圖17-52中的A1_U2_9，比較滿意的曲線對應(yīng)的電阻為80.56Ω，將此阻值直接接到終端上，如圖17-53所示，再次單擊【Reflections…】按鈕，分析結(jié)果如圖17-54所示。從圖中可以看出信號(hào)波形曲線無論是上升沿還是下降沿的過沖都大大減小，曲線很平滑。最后根據(jù)此阻值選擇一個(gè)比較合適的電阻串接在PCB中相應(yīng)的網(wǎng)絡(luò)上即可。圖17-51終端選擇圖17-52終端系列電阻反射曲線圖17-53某一曲線對應(yīng)的電阻值17-54精確接入補(bǔ)償電阻的分析波形練習(xí)七信號(hào)完整性串?dāng)_分析實(shí)訓(xùn)內(nèi)容在本實(shí)訓(xùn)練習(xí)六的基礎(chǔ)上對導(dǎo)入的Z80Microprocessor.PrjPcb進(jìn)行信號(hào)完整性串?dāng)_分析。操作提示進(jìn)行串?dāng)_分析。重新返回到圖17-30所示的界面下，雙擊網(wǎng)絡(luò)A2將其導(dǎo)入到右側(cè)的窗口，然后右鍵單擊A1，在彈出菜單中選擇“