數(shù)電課件 2.4 集成邏輯門電路學(xué)習(xí)資料

2.4CMOS集成門電路

CMOS（ComplementaryMOS）邏輯門電路是繼TTL之后開(kāi)發(fā)的一種數(shù)字集成器件。由于CMOS的工作速度可與TTL相媲美，而CMOS的功耗和扇出數(shù)則遠(yuǎn)優(yōu)于TTL，CMOS的抗干擾能力也比TTL強(qiáng)。因此，CMOS電路可能超越TTL而成為占主導(dǎo)地位的邏輯器件。目前，幾乎所有的大規(guī)模集成電路都采用CMOS工藝制造，且費(fèi)用較低。2.4.1CMOS反相器1.CMOS反相器基本電路

uIT1T2+－g2g1s2d2

uO+－d1s1+VDD因?yàn)镻MOS和NMOS在電氣和邏輯特性上互補(bǔ)，即PMOS的電壓極性以及電流方向都與NMOS相反，因而得名互補(bǔ)MOS（即CMOS）反相器電路。T1為NMOS管，稱驅(qū)動(dòng)管；T2為PMOS管，稱負(fù)載管。電路由兩個(gè)增強(qiáng)型MOS場(chǎng)效應(yīng)管組成。PMOS和NMOS由一個(gè)共同的信號(hào)控制，所以對(duì)于任意輸入邏輯（0或1）互補(bǔ)的兩個(gè)管子必然一個(gè)導(dǎo)通。a.當(dāng)uI為低電平時(shí)輸出電壓為高電平UOH≈VDD由于MOSFET在截止時(shí)，其漏源極間的等效電阻109Ω以上，而導(dǎo)通時(shí)，其等效電阻僅幾千歐。T1管截止，

T2管導(dǎo)通。

uIT1T2+－g2g1s2d2

uO+－d1s1+VDD兩該電路實(shí)現(xiàn)了反相邏輯功能

uIT1T2+－g2g1s2d2

uO+－d1s1+VDDb.當(dāng)uI為高電平時(shí)輸出電壓為低電平T1管導(dǎo)通，

T2管截止。UOL≈0V

2.CMOS反相器的電壓傳輸特性a.反相器的閾值電壓為UT≈VDD/2b.傳輸特性接近理想開(kāi)關(guān)特性。c.反相器噪聲容限大，抗干擾能力強(qiáng)。3、

CMOS反相器的主要特點(diǎn)(1)靜態(tài)功耗低反相器穩(wěn)定工作時(shí)總是有一個(gè)管子處于截止?fàn)顟B(tài)，流過(guò)的電流為極小的漏電流，因而靜態(tài)功耗很低，有利于提高集成度。由于過(guò)渡區(qū)變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等。約為0.45VDD。(2)抗干擾能力強(qiáng)為了提高CMOS門電路的抗干擾能力，還可以通過(guò)適當(dāng)提高VDD的方法來(lái)實(shí)現(xiàn)。(5)CMOS非門傳輸延遲較大

(3)電源電壓工作范圍寬，電源利用率高。標(biāo)準(zhǔn)CMOS電路的電源電壓范圍很寬，可在3~18V范圍內(nèi)工作。CMOS反相器的輸出電壓擺幅大，UOH=VDD,UOL=0VCMOS門的扇出系數(shù)一般大于50(4)扇出能力強(qiáng)

+VDDCL

uO+－

uI=1s1s2uI為高電平

uOuI為低電平CL+－

uI=0s1s2iLiL反相器電路

uIT1T2+－g2g1s2d2

uO+－d1s1CL+VDD

+VDD當(dāng)考慮負(fù)載及連線等效電容CL時(shí)的等效電路2.4.2其他CMOS門電路1、CMOS與非門電路2、CMOS或非門電路a.與非門的驅(qū)動(dòng)管是由多個(gè)NMOS管串聯(lián)構(gòu)成，有幾個(gè)輸入端，就有幾個(gè)管子串聯(lián)，其輸出低電平是各驅(qū)動(dòng)管D、S極間導(dǎo)通電壓的和。故與非門的UOL的值較高，為保證UOL不超過(guò)UOLmin，其輸入端一般不超過(guò)三個(gè)。CMOS與非門與CMOS或非門電路的比較b.或非門的驅(qū)動(dòng)管是由多個(gè)NMOS管并聯(lián)構(gòu)成的，有幾個(gè)輸入端，就有幾個(gè)管子并聯(lián)。其輸出低電平是一個(gè)驅(qū)動(dòng)管的D、S極間導(dǎo)通電壓，增加輸入端數(shù)，不會(huì)提高UOL的值。或非門的輸入端數(shù)不受UOL取值的限制。因此，在CMOS數(shù)字集成電路中是以或非邏輯為基礎(chǔ)的。3、CMOS與門與或門電路與門或門2.4.2CMOS傳輸門1.CMOS傳輸門及符號(hào)傳輸門（TransmissionGate，簡(jiǎn)稱TG門）——一種傳輸模擬信號(hào)（也包括數(shù)字信號(hào)）的模擬開(kāi)關(guān)。TP和TN結(jié)構(gòu)對(duì)稱。其漏極和源極可互換。兩管的柵極由互補(bǔ)的信號(hào)C和來(lái)控制。2.工作原理輸入信號(hào)uI在0~10V之間變化兩管的開(kāi)啟電壓|UP|=|UN|=2V設(shè):VDD=10V(1)當(dāng)C接低電平0V，uI取0~10V范圍內(nèi)的任何值時(shí)TN、TP均不導(dǎo)通，開(kāi)關(guān)是斷開(kāi)的。(2)當(dāng)C端接高電壓10V時(shí)同時(shí)當(dāng)uI在2~10V范圍內(nèi)變化時(shí)TP導(dǎo)通。uI在0~8V范圍內(nèi)變化TN導(dǎo)通綜上所述，當(dāng)C接高電平時(shí)，uI在0~VDD之間變化時(shí)，TP與TN始終有一個(gè)導(dǎo)通，即開(kāi)關(guān)始終是接通的。另外，由于兩個(gè)管子的漏極和源極是可互換的，因此，傳輸門是雙向的，輸入和輸出可以互換。2.4.3CMOS漏極開(kāi)路輸出門和三態(tài)邏輯門1、漏極開(kāi)路門CMOS漏極開(kāi)路門的電路結(jié)構(gòu)和電路符號(hào)在工作時(shí)，必須外接上拉電阻RD到電源VDD′電路才能工作，實(shí)現(xiàn)與非邏輯。2、三態(tài)邏輯門（1）CMOS三態(tài)邏輯門電路與符號(hào)（2）工作原理當(dāng)E=1時(shí)，TP2、TN2均截止，Y與地及電源都斷開(kāi)了，輸出端呈現(xiàn)為高阻態(tài)。當(dāng)E=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器。2.4.4雙極型－CMOS集成電路雙極型－CMOS（BinaryPolarCMOS，簡(jiǎn)稱為BiCMOS）集成電路是結(jié)合了CMOS的低功耗和TTL的高速以及驅(qū)動(dòng)能力強(qiáng)的特點(diǎn)，得到廣泛應(yīng)用。BiCMOS的邏輯部分采用CMOS結(jié)構(gòu)，輸出部分采用雙極型三極管。BiCMOS反相器電路