微型計算機原理與應(yīng)用第四章課件_第1頁
微型計算機原理與應(yīng)用第四章課件_第2頁
微型計算機原理與應(yīng)用第四章課件_第3頁
微型計算機原理與應(yīng)用第四章課件_第4頁
微型計算機原理與應(yīng)用第四章課件_第5頁
已閱讀5頁,還剩69頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、4.1 半導(dǎo)體存儲器概述,存儲器是用來存儲微型計算機工作時使用的信息(程序和數(shù)據(jù))的部件,正是因為有了存儲器,計算機才有信息記憶功能。 越靠近CPU的存儲器速度越快而容量越小。,兩大類內(nèi)存、外存,內(nèi)存存放當前運行的程序和數(shù)據(jù)。 特點:快,容量小,隨機存取,CPU可直接訪問。 通常由半導(dǎo)體存儲器構(gòu)成 RAM、ROM 外存存放非當前使用的程序和數(shù)據(jù)。 特點:慢,容量大,順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪問。 通常由磁、光存儲器構(gòu)成,也可以由半導(dǎo)體存儲器構(gòu)成 磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤。,存儲器分級組成,在CPU內(nèi)部的通用寄存器,集成度小的 靜態(tài)RAM,簡稱內(nèi)存,用于存

2、放運行的程序和數(shù)據(jù),紅區(qū)為半導(dǎo)體存儲器,綠區(qū)其它介質(zhì)存儲器,半導(dǎo)體存儲器,由能夠表示二進制數(shù)“0”和“1”的、具有記憶功能的一些半導(dǎo)體器件組成。如觸發(fā)器、MOS管的柵極電容等。 能存放一位二進制數(shù)的器件稱為一個存儲元。 若干存儲元構(gòu)成一個存儲單元。,4.1.1 半導(dǎo)體存儲器的分類,按制造工藝 雙極型:速度快、集成度低、功耗大 MOS型:速度慢、集成度高、功耗低 按使用屬性 隨機存取存儲器RAM:可讀可寫、斷電丟失 只讀存儲器ROM:正常只讀、斷電不丟失,詳細分類,請看圖示,半導(dǎo)體存儲器的分類,詳細展開,注意對比,讀寫存儲器RAM,只讀存儲器ROM,掩膜ROM:信息制作在芯片中,不可更改; PR

3、OM:允許一次編程,此后不可更改; EPROM:用紫外光擦除,擦除后可編程;并允許用戶多次擦除和編程; EEPROM(E2PROM):采用加電方法在線進行擦除和編程,也可多次擦寫; Flash Memory(閃存):能夠快速擦寫的EEPROM,但只能按塊(Block)擦除。,半導(dǎo)體存儲器的主要指標,容量:每個存儲器芯片所能存儲的二進制數(shù)的位數(shù)。 存儲器容量單元數(shù)數(shù)據(jù)線位數(shù)(1、4或8位) 例:Intel 2114芯片的容量為1K4位,Intel 6264芯片為8K8位。 存取速度:從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)需要的時間。,4.1.2 半導(dǎo)體存儲器芯片的結(jié)構(gòu), 存儲體 存儲器

4、芯片的主要部分,用來存儲信息 地址譯碼電路 根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元 片選和讀寫控制邏輯 選中存儲芯片,控制讀寫操作,4.1.2 半導(dǎo)體存儲器芯片的結(jié)構(gòu), 存儲體,每個存儲單元具有一個唯一的地址,可存儲1位(位片結(jié)構(gòu))或多位(字片結(jié)構(gòu))二進制數(shù)據(jù); 存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān): 芯片的存儲容量2MN 存儲單元數(shù)存儲單元的位數(shù) M:芯片的地址線根數(shù); N:芯片的數(shù)據(jù)線根數(shù)。, 地址譯碼電路,單譯碼結(jié)構(gòu) 雙譯碼結(jié)構(gòu) 雙譯碼可簡化芯片設(shè)計 主要采用的譯碼結(jié)構(gòu),雙譯碼存儲器結(jié)構(gòu), 片選和讀寫控制邏輯,片選端CS*或CE* 有效時,可以對該芯片進行讀寫操作; 輸出OE* 控制

5、讀操作。有效時,芯片內(nèi)數(shù)據(jù)輸出; 該控制端對應(yīng)系統(tǒng)的讀控制線; 寫WE* 控制寫操作。有效時,數(shù)據(jù)進入芯片中; 該控制端對應(yīng)系統(tǒng)的寫控制線。,4.2 隨機存取存儲器,靜態(tài)RAM SRAM 6116 SRAM 6264,動態(tài)RAM DRAM 2164,4.2.1 靜態(tài)RAM,SRAM的基本存儲單元是觸發(fā)器電路 每個基本存儲單元存儲二進制數(shù)一位 許多個基本存儲單元形成行列存儲矩陣 SRAM一般采用“字結(jié)構(gòu)”存儲矩陣: 每個存儲單元存放多位(4、8、16等); 每個存儲單元具有一個地址。,六管靜態(tài)RAM存儲單元,6個MOS管組成; T1T4管組成雙穩(wěn)態(tài)解發(fā)器; T1、T2放大管; T3、T4負載管;

6、 T5、T6控制管; 存取速度快、集成度小、功耗 大; 6116(2K8位) 6264(8K8位),靜態(tài)RAM的基本電路,SRAM芯片6116,讀出邏輯: CS*=0, OE*=0, WE*=1 寫入邏輯: CS*=0, OE*=1, WE*=0 高阻:CS*1,SRAM芯片6116,有2K8位=16384個存儲位,2K表示芯片內(nèi)的地址有11位(A0A10),8位表示一個單元有8個二進制位; 芯片內(nèi)有128128的存儲單元矩陣。它有11條地址線,7條用于行地址譯碼,4條用于列地址譯碼,每條列地址譯碼線控制8個基本存儲單元(128 16 8); 6116芯片的工作方式:,SRAM芯片6264,存

7、儲容量為8K8 28個引腳: 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CS1*、CS2 讀寫WE*、OE*,功能,4.2.2 動態(tài)RAM,DRAM的基本存儲單元是單個場效應(yīng)管及其極間電容; 必須配備“讀出再生放大電路”進行刷新; 每次同時對一行的存儲單元進行刷新; 每個基本存儲單元存儲二進制數(shù)一位; 許多個基本存儲單元形成行列存儲矩陣; DRAM一般采用“位結(jié)構(gòu)”存儲體: 每個存儲單元存放一位; 需要8個存儲芯片構(gòu)成一個字節(jié)單元; 每個字節(jié)存儲單元具有一個地址。,動態(tài)RAM的基本單元,動態(tài)RAM是以MOS管柵極電容是否充有電荷來存儲信息; 由于只用一個管子,所以功耗很低,存儲容量可做得

8、很大。它是由T1管和寄生電容Cs組成的。 讀操作時,地址譯碼電路使某條字選擇線為高電平, T1管導(dǎo)通,則存儲在Cs上的信息通過T1管送到D線上,再通過放大,即可得到存儲的信息。,動態(tài)RAM的基本單元, 寫操作時,使字選線上為高電平,T1管導(dǎo)通,待寫入的信息由位線D(數(shù)據(jù)線)存入Cs。Cs上的信息被讀出后,其寄存的電壓由0.2V下降為0.1V,所以這是一種破壞性讀出,讀出后必須重寫。 刷新操作。由于電容上的信息隨時間增加慢慢消失所以這種存儲單元必須定期刷新,以保持他所存的信息。刷新操作實際上也是一次讀操作。不過這時信息并不讀到數(shù)據(jù)線上。目前計算機的內(nèi)存大多采用這種單管的動態(tài)存儲器。,DRAM芯片

9、2164,存儲容量為64K1 16個引腳: 8根地址線A7A0 1根數(shù)據(jù)輸入線DIN 1根數(shù)據(jù)輸出線DOUT 行地址選通RAS* 列地址選通CAS* 讀寫控制WE*,DRAM芯片2164內(nèi)部結(jié)構(gòu),4.3 只讀存儲器,EPROM EPROM 2764,EEPROM EEPROM 2817A EEPROM 2864A,4.3.1 EPROM,頂部開有一個圓形的石英窗口,用于紫外線透過擦除原有信息 一般使用專門的編程器(燒寫器)進行編程 編程后,應(yīng)該貼上不透光封條 出廠未編程前,每個基本存儲單元都是信息1 編程就是將某些單元寫入信息0,D,S,SiO2,G,N襯底,24V,浮柵MOS,存儲原理,EP

10、ROM芯片2764,存儲容量為8K8 28個引腳: 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CE* 編程PGM* 讀寫OE* 編程電壓VPP,功能,EPROM芯片27256,4.3.2 E2PROM,用加電方法,進行在線(無需拔下,直接在電路中)擦寫(擦除和編程一次完成) 有字節(jié)擦寫、塊擦寫和整片擦寫方法 并行EEPROM:多位同時進行 串行EEPROM:只有一位數(shù)據(jù)線,EEPROM芯片2817A,存儲容量為2K8 28個引腳: 11根地址線A10A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE* 狀態(tài)輸出RDY/BUSY*,功能,EEPROM芯片2864A,存儲容量為8

11、K8 28個引腳: 13根地址線A12A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE*,功能,4.4 半導(dǎo)體存儲器與CPU的連接,這是本章的重點內(nèi)容 SRAM、EPROM與CPU的連接 譯碼方法同樣適合I/O端口,4.4.1 存儲芯片與CPU的連接,存儲芯片的數(shù)據(jù)線 存儲芯片的地址線 存儲芯片的片選端 存儲芯片的讀寫控制線,1. 存儲芯片數(shù)據(jù)線的處理,若芯片的數(shù)據(jù)線正好8根: 一次可從芯片中訪問到8位數(shù)據(jù); 全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連; 若芯片的數(shù)據(jù)線不足8根: 一次不能從一個芯片中訪問到8位數(shù)據(jù); 利用多個芯片擴充數(shù)據(jù)位; 這個擴充方式簡稱“位擴充”。,位擴充,多個位

12、擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù) 其它連接都一樣 這些芯片應(yīng)被看作是一個整體 常被稱為“芯片組”,2. 存儲芯片地址線的連接,芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連; 尋址時,這部分地址的譯碼是在存儲芯片內(nèi)完成的,我們稱為“片內(nèi)譯碼”。,3. 存儲芯片片選端的譯碼,存儲系統(tǒng)常需利用多個存儲芯片擴充容量 也就是擴充了存儲器地址范圍; 進行“地址擴充”,需要利用存儲芯片的片選端對多個存儲芯片(組)進行尋址; 這個尋址方法,主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn); 這種擴充簡稱為“字擴充”。,字擴充,片選端常有效,令芯片(組)的片選端常有效 不與系統(tǒng)的高位

13、地址線發(fā)生聯(lián)系 芯片(組)總處在被選中的狀態(tài) 雖簡單易行、但無法再進行地址擴充,會出現(xiàn)“地址重復(fù)”,地址重復(fù),一個存儲單元具有多個存儲地址的現(xiàn)象; 原因:有些高位地址線沒有用、可任意; 使用地址:出現(xiàn)地址重復(fù)時,常選取其中既好用、又不沖突的一個“可用地址”; 例如:00000H07FFFH; 選取的原則:高位地址全為0的地址。,高位地址譯碼才更好, 譯碼和譯碼器,譯碼:將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程; 譯碼電路可以使用門電路組合邏輯; 譯碼電路更多的是采用集成譯碼器; 常用的2:4譯碼器74LS139; 常用的3:8譯碼器74LS138; 常用的4:16譯碼器74LS15

14、4。, 全譯碼,所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址 包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址(片內(nèi)譯碼),高位地址線對存儲芯片的譯碼尋址(片選譯碼) 采用全譯碼,每個存儲單元的地址都是唯一的,不存在地址重復(fù) 譯碼電路可能比較復(fù)雜、連線也較多,示例,全譯碼示例, 部分譯碼,只有部分(高位)地址線參與對存儲芯片的譯碼 每個存儲單元將對應(yīng)多個地址(地址重復(fù)),需要選取一個可用地址 可簡化譯碼電路的設(shè)計 但系統(tǒng)的部分地址空間將被浪費,示例,部分譯碼示例, 線選譯碼,只用少數(shù)幾根高位地址線進行芯片的譯碼,且每根負責選中一個芯片(組) 雖構(gòu)成簡單,但地址空間嚴重浪費 必然會出現(xiàn)地址重復(fù) 一個存儲

15、地址會對應(yīng)多個存儲單元 多個存儲單元共用的存儲地址不應(yīng)使用,示例,線選譯碼示例,切記: A14 A1300的情況不能出現(xiàn) 00000H01FFFH的地址不可使用,片選端譯碼小結(jié),存儲芯片的片選控制端可以被看作是一根最高位地址線; 在系統(tǒng)中,主要與地址發(fā)生聯(lián)系:包括地址空間的選擇(接系統(tǒng)的IO/M*信號)和高位地址的譯碼選擇(與系統(tǒng)的高位地址線相關(guān)聯(lián)); 對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機制,起到降低功耗的作用。,4. 存儲芯片的讀寫控制,芯片OE*與系統(tǒng)的讀命令線相連: 當芯片被選中、且讀命令有效時,存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線; 芯片WE*與系統(tǒng)的寫命令線相連: 當芯片被選中

16、、且寫命令有效時,允許總線數(shù)據(jù)寫入存儲芯片。,4.4.2 存儲芯片與CPU的配合,存儲芯片與CPU總線的連接,還有兩個很重要的問題: CPU的總線負載能力 CPU能否帶動總線上包括存儲器在內(nèi)的連接器件; 存儲芯片與CPU總線時序的配合 CPU能否與存儲器的存取速度相配合。,1. 總線驅(qū)動,CPU的總線驅(qū)動能力有限; 單向傳送的地址和控制總線,可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動; 雙向傳送的數(shù)據(jù)總線,可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動。,2. 時序配合,分析存儲器的存取速度是否滿足CPU總線時序的要求; 如果不能滿足: 考慮更換芯片; 總線周期中插入等待狀態(tài)TW 。,切記:時序配合

17、是連接中的難點,將6116SRAM放在8088CPU最低地址(00000H007FFH),分析:地址變化情況,參加片內(nèi)譯碼,參加片外譯碼,例題1,A0A10,CPU,A11 A19,6116,將IBM-PC機(8086CPU)的內(nèi)存容量擴展64KB,并將地址安排在60000H開始的地址中。 解: 1)芯片選擇 *選SRAM6264(8K8); *芯片數(shù)量64K8K=8片。 2)地址分配 確定地址空間為60000H6FFFFH。每兩片6264占一個 連續(xù)空間,可劃分地址空間為4個區(qū)域。 3)系統(tǒng)連接,例題2,地址分配表,A0,A18 A17 A16 A15 A14,WR,D0D15,A19,8086CPU,本章小節(jié),1. 了解各類半導(dǎo)體存儲器的應(yīng)用特點; 2. 熟悉半導(dǎo)體存儲器芯片的結(jié)構(gòu); 3. 掌握SRAM2116、DRAM 2164、EPROM 2764、EEPROM 2817A的引腳功能

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論