微型計算機(jī)原理與接口技術(shù) 第2章

1、1,第2章,2,主要內(nèi)容：,8088/8086微處理器 特點(diǎn) 主要引線功能和內(nèi)部結(jié)構(gòu) 內(nèi)部寄存器 實(shí)地址模式下的存儲器尋址 總線時序,3,一、8088/8086 cpu的特點(diǎn),4,1. 8088cpu的兩種工作模式,8088可工作于兩種模式下 最小模式 最大模式 最小模式為單處理器模式，控制信號較少，一般可不必接總線控制器。 最大模式為多處理器模式，控制信號較多，須通過總線控制器與總線相連。,5,最小模式下的總線連接示意圖,8088 cpu, ,控制總線,數(shù)據(jù)總線,地址總線,地址 鎖存,數(shù)據(jù) 收發(fā),ale,時鐘發(fā) 生 器,6,最大模式下的總線連接示意圖,8088 cpu,數(shù)據(jù)總線,地址總線,地

2、址 鎖存,數(shù)據(jù) 收發(fā),ale,時鐘發(fā) 生 器,總 線 控制器,控制總線,7,兩種工作模式的選擇方式,8088是工作在最小還是最大模式由mn/mx引線的狀態(tài)決定。 mn/mx=0工作于最大模式 mn/mx=1工作于最小模式,8,2. 8088/8086 cpu的特點(diǎn),采用并行流水線工作方式 通過設(shè)置指令預(yù)取隊列實(shí)現(xiàn) 對內(nèi)存空間實(shí)行分段管理 將內(nèi)存分為4個段并設(shè)置地址段寄存器，以實(shí) 現(xiàn)對1mb空間的尋址 支持多處理器系統(tǒng),cpu內(nèi)部結(jié)構(gòu),存儲器尋址部分,工作模式,9,二、8088/8086的引線及功能,10,1. 主要引線最小模式下的8088引線,地址線和數(shù)據(jù)線： ad0ad7：低8位地址和低8位

3、數(shù)據(jù)信號分時復(fù)用。在傳送地址信號時為單向，傳送數(shù)據(jù)信號時為雙向。 a16-a19：高4位地址信號，與狀態(tài)信號分時復(fù)用。 a8a15 ：8位地址信號,11,主要的控制和狀態(tài)信號,wr： 寫信號； rd： 讀信號； io/m：為“0”表示訪問內(nèi)存， 為“1”表示訪問接口； den： 低電平有效時，允許進(jìn)行讀/寫操作； dt/r：數(shù)據(jù)收發(fā)器的傳送方向控制； ale：地址鎖存信號； reset：復(fù)位信號。,12,例：,當(dāng)wr=1，rd=0，io/m=0時， 表示cpu當(dāng)前正在進(jìn)行讀存儲器操作,13,ready信號,14,中斷請求和響應(yīng)信號,intr：可屏蔽中斷請求輸入端 nmi： 非屏蔽中斷請求輸入端

4、 inta：中斷響應(yīng)輸出端,15,總線保持信號,hold：總線保持請求信號輸入端。當(dāng)cpu 以外的其他設(shè)備要求占用總線時， 通過該引腳向cpu發(fā)出請求。 hlda：總線保持響應(yīng)信號輸出端。cpu對 hold信號的響應(yīng)信號。,16,2. 8088和8086cpu引線功能比較,數(shù)據(jù)總線寬度不同 8088的外部總線寬度是8位，8086為16位。 訪問存儲器和輸入輸出控制信號含義不同 8088io/m=0表示訪問內(nèi)存； 8086io/m=1表示訪問內(nèi)存。 其他部分引線功能的區(qū)別,17,三、8088/8086的內(nèi)部結(jié)構(gòu),18,1. 組成,8088/8086內(nèi)部由兩部分組成： 執(zhí)行單元（eu） 總線接口單

5、元（biu）,19,2. 執(zhí)行單元,運(yùn)算器 8個通用寄存器 1個標(biāo)志寄存器 eu部分控制電路,教材第43頁圖2-6圖,20,執(zhí)行單元,功能 指令譯碼 指令執(zhí)行 暫存中間運(yùn)算結(jié)果 保存運(yùn)算結(jié)果特征,指令的執(zhí)行,在標(biāo)志寄存器flags中,在alu中完成,在通用寄存器中,21,3. 總線接口單元,功能： 從內(nèi)存中取指令到指令預(yù)取隊列 指令預(yù)取隊列是并行流水線工作的基礎(chǔ) 負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送 在執(zhí)行轉(zhuǎn)移程序時，biu使指令預(yù)取隊列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。,22,結(jié)論,指令預(yù)取隊列的存在使eu和biu兩個部分可同時進(jìn)行工作，從而： 提高了cpu的效率； 降

6、低了對存儲器存取速度的要求,23,四、內(nèi)部寄存器,24,內(nèi)部寄存器的類型,含14個16位寄存器，按功能可分為三類 8個通用寄存器 4個段寄存器 2個控制寄存器,深入理解：每個寄存器中數(shù)據(jù)的含義,25,1. 通用寄存器,數(shù)據(jù)寄存器（ax，bx，cx，dx） 地址指針寄存器（sp，bp） 變址寄存器（si，di）,26,數(shù)據(jù)寄存器,8088/8086含4個16位數(shù)據(jù)寄存器，它們又可分為8個8位寄存器，即： ax bx cx dx,ah，al,ch，cl,bh，bl,dh，dl,27,數(shù)據(jù)寄存器特有的習(xí)慣用法,ax：累加器。所有i/o指令都通過ax與接口傳送 信息，中間運(yùn)算結(jié)果也多放于ax中； bx

7、：基址寄存器。在間接尋址中用于存放基地址； cx：計數(shù)寄存器。用于在循環(huán)或串操作指令 中存放計數(shù)值； dx：數(shù)據(jù)寄存器。在間接尋址的i/o指令中存放 i/o端口地址；在32位乘除法運(yùn)算時，存放 高16位數(shù)。,28,地址指針寄存器,sp：堆棧指針寄存器，其內(nèi)容為棧頂?shù)?偏移地址； bp：基址指針寄存器，常用于在訪問內(nèi) 存時存放內(nèi)存單元的偏移地址。,29,bx與bp在應(yīng)用上的區(qū)別,作為通用寄存器，二者均可用于存放數(shù)據(jù)； 作為基址寄存器，用bx表示所尋找的數(shù)據(jù)在數(shù)據(jù)段；用bp則表示數(shù)據(jù)在堆棧段。,30,變址寄存器,si：源變址寄存器 di：目標(biāo)變址寄存器 變址寄存器在指令中常用于存放數(shù)據(jù)在內(nèi)存中的地

8、址。,31,2. 控制寄存器,ip 指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令的偏移地址。 flags 標(biāo)志寄存器，存放運(yùn)算結(jié)果的特征 6個狀態(tài)標(biāo)志位（cf，sf，af，pf，of，zf） 3個控制標(biāo)志位（if，tf，df）,32,狀態(tài)標(biāo)志位（1）,cf（carry flag） 進(jìn)位標(biāo)志位。加(減)法運(yùn)算時，若最高位有進(jìn)(借)位則cf=1 pf（parity flag） 奇偶標(biāo)志位。運(yùn)算結(jié)果的低8位中“1”的個數(shù)為偶數(shù)時pf=l af（auxiliary carry flag） 輔助進(jìn)位標(biāo)志位。加(減)操作中，若bit3向bit4有進(jìn)位(借位)，af=1,33,狀態(tài)標(biāo)志位（2）,zf（zero

9、flag） 零標(biāo)志位。當(dāng)運(yùn)算結(jié)果為零時zf=1 sf（sign flag） 符號標(biāo)志位。當(dāng)運(yùn)算結(jié)果的最高位為1時，sf=l of（overflow flag） 溢出標(biāo)志位。當(dāng)算術(shù)運(yùn)算的結(jié)果超出了有符號數(shù)的可表達(dá)范圍時，of=l,34,狀態(tài)標(biāo)志位例,給出以下運(yùn)算結(jié)果及運(yùn)算后各狀態(tài)標(biāo)志位的狀態(tài)： 10110110+11110100 10110110 + 11110100 10101010,1,cf= of= af= pf= sf= zf=,1,1,1,0,1,0,35,控制標(biāo)志位,tf（trap flag） 陷井標(biāo)志位，也叫跟蹤標(biāo)志位。tf=1時，使cpu處于單步執(zhí)行指令的工作方式。 if（int

10、errupt enable flag） 中斷允許標(biāo)志位。if=1使cpu可以響應(yīng)可屏蔽中斷請求。 df（direction flag） 方向標(biāo)志位。在數(shù)據(jù)串操作時確定操作的方向。,36,3. 段寄存器,作用 用于存放相應(yīng)邏輯段的段基地址 8086/8088內(nèi)存中邏輯段的數(shù)量 最多為64k個 8086/8088內(nèi)存中邏輯段的類型 代碼段 數(shù)據(jù)段 附加段 堆棧段,存放指令代碼,存放操作的數(shù)據(jù),存放操作的數(shù)據(jù),存放暫時不用但需保存的數(shù)據(jù)。,為什么叫邏輯段？,每個段寄存器中存放的內(nèi)容=？,37,段寄存器,cs 代碼段寄存器，存放代碼段的段基地址。 ds 數(shù)據(jù)段寄存器 ，存放數(shù)據(jù)段的段基地址。 es 附

11、加段寄存器，存放數(shù)據(jù)段的段基地址。 ss 堆棧段寄存器， 存放堆棧段的段基地址,段寄存器的值表明相應(yīng)邏輯段在內(nèi)存中的位置,38,五、存儲器尋址,39,1. 內(nèi)存單元的編址（1）,每個內(nèi)存單元在整個內(nèi)存空間中都具有惟一的地址 每個內(nèi)存單元的地址碼都由兩部分組成： 段（基）地址 16位 段內(nèi)地址 16位,相對地址/偏移地址,物理地址,8088為16位結(jié)構(gòu)，所以段地址和偏移地址均為16位,40,存儲器的編址（2）,段基地址： 決定存儲單元在內(nèi)存中的位置 相對地址（偏移地址） 決定該存儲單元相對段內(nèi)第一個單元的距離 邏輯段的起始地址稱為段首 每個邏輯段內(nèi)的第一個單元,段首的偏移地址=0,41,存儲器的

12、編址（3）,0 0 0 0,段基地址（16位）,段首地址（段首的物理地址）, , ,19,0,4,段首的偏移地址： 0000h,段基地址（16位）, , ,31,0,15, , ,42,存儲器的編址（4）,例： 段基地址 =6000h 段首地址 偏移地址=0009h 物理地址,數(shù)據(jù)段,60009h,00h,12h,60000h,9,物理地址： 內(nèi)存單元在整個內(nèi)存空間中的惟一地址,43,2. 實(shí)地址模式下的存儲器地址變換,內(nèi)存物理地址由段基地址和偏移地址組成,物理地址=段基地址16+偏移地址,0 0 0 0,段首地址, , ,19,0,4, , ,偏移地址,+,物理地址,44,例：,已知 cs=

13、1055h， ds=250ah es=2ef0h ss=8ff0h 畫出各段在內(nèi)存中的分布。,45,例：,cs=1055h 段首地址=10550h ds=250ah 段首地址=250a0h es=2ef0h ss=8ff0h,10550h,250a0h,2ef00h,8ff00h,代碼段,數(shù)據(jù)段,附加段,堆棧段,46,例,設(shè)某操作數(shù)存放在數(shù)據(jù)段，ds=250ah，數(shù)據(jù)所在單元的偏移地址=0204h。則該操作數(shù)所在單元的物理地址為： 250ah 16+0204h = 252a4h,47,3. 存儲器的保護(hù)模式,保護(hù)模式： 支持多任務(wù)的工作模式，提供了多任務(wù)保護(hù)機(jī)制； 內(nèi)存段的訪問受到限制，不能再

14、隨意存取數(shù)據(jù)段。 保護(hù)模式下的內(nèi)存訪問 不再直接從段寄存器中獲得段基地址，段基地址存放在內(nèi)存的段描述符表中，由段描述符寄存器給出段描述符表的基地址，段寄存器中僅存放段選擇符。,48,保護(hù)模式下的存儲器地址變換,49,4. 堆棧及堆棧段的使用,堆棧： 內(nèi)存中一個特殊區(qū)域，用于存放暫時不用或需要保護(hù)的數(shù)據(jù)。 常用于響應(yīng)中斷或子程序調(diào)用。,50,例：,已知 ss=1000h，sp=0100h 則： 堆棧段的段首地址= 棧頂（偏移）地址= 若該段最后一個單元 地址為10200h，則： 棧底偏移地址=,10000h,0100h,0200h,51,5. 內(nèi)部寄存器小結(jié),全部為16位寄存器 只有4個數(shù)據(jù)寄存

15、器分別可分為2個8位寄存器 所有16位寄存器中： 全部通用寄存器中，只有ax和cx中的內(nèi)容一定為參加運(yùn)算的數(shù)據(jù)，其余通用寄存器中的內(nèi)容可能是數(shù)據(jù)，也可能是存放數(shù)據(jù)的地址； sp中的內(nèi)容通常為堆棧段的棧頂?shù)刂罚?段寄存器中的內(nèi)容為相應(yīng)邏輯段的段地址； ip中的內(nèi)容為下一條要取的指令的偏移地址； flags中有9位標(biāo)志位,52,6. 實(shí)模式下的存儲器尋址小結(jié),每個內(nèi)存單元在整個內(nèi)存空間中都具有惟一地址 每個內(nèi)存單元的地址都由兩部分組成： 段基地址 段內(nèi)相對地址（偏移地址） 段基地址決定了邏輯段在內(nèi)存中所占的區(qū)域，改變段基地址，則改變了邏輯段的位置。 一個邏輯段的默認(rèn)長度為64kb，最小長度值為16

16、b。 邏輯段可以有多個，但只有4種類型。在一個程序模塊中，每種類型的邏輯段最多只能有一個。,53,六、總線時序,54,時序,時序： cpu各引腳信號在時間上的關(guān)系 總線周期： cpu完成一次訪問內(nèi)存（或接口）操作所需要的時間。 一個總線周期至少包括4個時鐘周期。,55,七、8088系統(tǒng)總線,56,主要內(nèi)容：,總線的基本概念和分類； 總線的工作方式； 常用系統(tǒng)總線標(biāo)準(zhǔn)。,57,1. 概述,總線： 是一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的集合。是計算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的通道。,地址總線（ab） 數(shù)據(jù)總線（db） 控制總線（cb）,58,2. 總線分類,cpu總線 系統(tǒng)總線 外部總線

17、,片內(nèi)總線 片外總線,按相對cpu的位置分,按層次結(jié)構(gòu)分,59,3. 總線的系統(tǒng)結(jié)構(gòu),單總線結(jié)構(gòu),cpu,m,m,i/o,i/o,i/o,60,多總線結(jié)構(gòu),面向cpu的雙總線結(jié)構(gòu) 面向主存的雙總線結(jié)構(gòu),雙總線結(jié)構(gòu) 多總線結(jié)構(gòu),61,面向cpu的雙總線結(jié)構(gòu),存儲器與i/o接口間無直接通道,cpu,m,i/o,i/o,i/o,62,面向存儲器的雙總線結(jié)構(gòu),在單總線結(jié)構(gòu)基礎(chǔ)上增加一條cpu到存儲器的高速總線,cpu,m,i/o,i/o,i/o,63,現(xiàn)代微機(jī)中的多總線結(jié)構(gòu),64,4. 總線的基本功能,數(shù)據(jù)傳送 仲裁控制 出錯處理 總線驅(qū)動,65,5. 常用系統(tǒng)總線,isa（8/16位） pci（32/64位） agp（加速圖形端口） pci-e（pci express ） 目前最新的系統(tǒng)總線標(biāo)準(zhǔn)，采用串行方式傳輸數(shù)據(jù)，依靠高頻率