第6講 單片機輸入輸出端口.ppt

1、第 6 講 單片機輸入輸出端口,6.1 C8051F單片機I/O端口概述 6.2 C8051F單片機優(yōu)先權交叉開關譯碼器及交叉開關配置 6.3 C8051F單片機I/O端口初始化,C8051F020有按8 位端口組織的64 個數(shù)字I/O 引腳。 低端口（P0、P1、P2 和P3）既可以按位尋址也可以按字節(jié)尋址。 高端口（P4、P5、P6 和P7）只能按字節(jié)尋址。 所有引腳都耐5V 電壓，都可以被配置為： 漏極開路或 推挽輸出方式和弱上拉。,6.1 C8051F單片機I/O端口概述,C8051F020單片機I/O端口總體結構,6.1.1 I/O 端口結構,1,1,0,0,1,0,0,1,1,VD

2、D,DGND,推挽輸出方式,1,0,0,0,1,0,1,高阻,DGND,漏極開路輸出,1,0,1,0,1,數(shù)字輸入,6.1.2 I/O 端口直流電氣特性,C8051F020 單片機有大量的數(shù)字資源需要通過4個低端I/O端口P0、P1、P2和P3才能使用。P0、P1、P2和P3中的每個引腳既可定義為通用的端口I/O（GPIO）引腳，又可以分配給一個數(shù)字外設或功能（例如：UART0 或/INT1）。 這種資源分配的靈活性是通過使用優(yōu)先權交叉開關譯碼器實現(xiàn)的。,6.2 優(yōu)先權交叉開關譯碼器及交叉開關配置,低端I/O端口的功能框圖,對外引腳,端口IO單元,數(shù)字資源,6.2.1 優(yōu)先權交叉開關譯碼器,或

3、稱為“交叉開關”，按優(yōu)先權順序將端口0 3 的引腳分配給器件上的數(shù)字外設（UART、SMBus、PCA、定時器等）。 端口引腳的分配順序是從P0.0 開始，可以一直分配到P3.7。為數(shù)字外設分配端口引腳的優(yōu)先權順序為UART0具有最高優(yōu)先權，而CNVSTR具有最低優(yōu)先權。 優(yōu)先權交叉開關的配置是通過3個特殊功能寄存器XBR0、XBR1、XBR2來實現(xiàn)的，對應使能位被設置為邏輯1時，交叉開關將端口引腳分配給外設。,優(yōu)先權交叉開關譯碼表,UART0 SPI SMBus UART1 PCA,優(yōu)先權高-優(yōu)先權低,由低位端口開始分配,6.2.2 優(yōu)先權交叉開關的配置,用3個特殊功能寄存器 XBR0、XB

4、R1 和XBR2為數(shù)字I/O資源分配物理I/O引腳。,當特殊功能寄存器 XBR0、XBR1 和XBR2中外設的對應使能位被設置為邏輯“1”時，交叉開關將端口引腳分配給外設。,端口0-3 中所有未被交叉開關分配的引腳都可以作為通用I/O（GP I/O）引腳，通過讀或寫相應的端口數(shù)據(jù)寄存器訪問（P0, P1, P2, P3）。,XBR0：端口I/O交叉開關寄存器0,XBR1：端口I/O交叉開關寄存器1,XBR2：端口I/O交叉開關寄存器2,交叉開關寄存器被正確配置后，通過將XBARE（XBR2.6）設置為邏輯1來使能交叉開關。,6.3 C8051F單片機I/O端口初始化,6.3.1 配置端口引腳的

5、輸出方式,每個端口引腳的輸出方式都可被配置為漏極開路或推挽方式，缺省狀態(tài)為漏極開路。,端口0-3 引腳的輸出方式由PnMDOUT 寄存器中的對應位決定。,在推挽方式： 向端口數(shù)據(jù)寄存器中的相應位寫邏輯0將使端口引腳被驅動到GND，寫邏輯1將使端口引腳被驅動到VDD。,在漏極開路方式： 向端口數(shù)據(jù)寄存器中的相應位寫邏輯0將使端口引腳被驅動到GND， 寫邏輯1將使端口引腳處于高阻狀態(tài)。,不管交叉開關是否將端口引腳分配給某個數(shù)字外設，端口引腳的輸出方式都受PnMDOUT寄存器控制。,例如： P3MDOUT.7 為邏輯1時將P3.7 配置為推挽方式； P3MDOUT.7為邏輯0時將P3.7 配置為漏極

6、開路方式。,P1MDOUT：端口0輸出方式寄存器,設置輸出方式為“漏極開路” 向端口數(shù)據(jù)寄存器中的相應位寫1,例如： 設置P3MDOUT.7 為邏輯0，并設置P3.7 為邏輯1 即可將P3.7 配置為數(shù)字輸入。,6.3.2 配置端口引腳的數(shù)字輸入方式,6.3.3 配置端口1 的引腳為模擬輸入（AIN.7:0）,端口1（P1） 的引腳可以用作ADC1 模擬多路開關的模擬輸入。通過向P1MDIN 寄存器中的對應位寫0即可將端口引腳配置為模擬輸入。 缺省情況下端口引腳為數(shù)字輸入方式。,注意： 被配置為模擬輸入的引腳所對應的P1MDOUT 位應被設置為邏輯0（漏極開路方式），對應的端口數(shù)據(jù)位應被設置為邏輯1（高阻態(tài)）。,每個端口引腳都有一個內(nèi)部弱上拉部件，在引腳與VDD 之間提供阻性連接（約100 k），在缺省情況下該上拉器件被使能。 弱上拉部件可以被總體禁止，通過向弱上拉禁止位（WEAKPUD，XBR2.7）寫1實現(xiàn)。 當任何引腳被驅動為邏輯0時，弱上拉自動取消；,6.3.4 弱上拉,6.4 單片機的初始化設置,看門狗初始化開啟還是禁止、如果