觸發(fā)器和時(shí)序邏輯電路.ppt

1、第21章 觸發(fā)器和時(shí)序邏輯電路,21.1 雙穩(wěn)態(tài)觸發(fā)器,21.2 寄存器,21.3 計(jì)數(shù)器,電路的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號(hào)消失后，電路狀態(tài)仍維持不變。這種具有存儲(chǔ)記憶功能的電路稱為時(shí)序邏輯電路。,時(shí)序邏輯電路的特點(diǎn)：,時(shí)序邏輯電路的基本單元是觸發(fā)器。,觸發(fā)器的分類,按觸發(fā)方式分：電平觸發(fā)、邊沿觸發(fā)。 按邏輯功能分：RS、JK、D觸發(fā)器等。 按穩(wěn)定工作狀態(tài)分：雙穩(wěn)態(tài)、單穩(wěn)態(tài)和無穩(wěn)態(tài)。,21.1 雙穩(wěn)態(tài)觸發(fā)器,雙穩(wěn)態(tài)觸發(fā)器： 是一種具有記憶功能的邏輯單元電路，它能儲(chǔ)存一位二進(jìn)制碼。,特點(diǎn)： (1) 有兩個(gè)穩(wěn)定狀態(tài)0 態(tài)和 1 態(tài)； (2) 能根據(jù)輸入信

2、號(hào)將觸發(fā)器置成 0 態(tài) 或 1 態(tài)； (3) 輸入信號(hào)消失后，被置成的 0 態(tài)或 1 態(tài)能保存下來，即具有記憶功能。,21.1.1 RS 觸發(fā)器,兩互補(bǔ)輸出端,1. 基本 RS 觸發(fā)器,兩輸入端,反饋線,觸發(fā)器輸出與輸入的邏輯關(guān)系,設(shè)觸發(fā)器原態(tài)為 1 態(tài)。,1,0,1,0,1,設(shè)原態(tài)為 0 態(tài),1,1,0,觸發(fā)器保持 0 態(tài)不變,復(fù)位,0,設(shè)原態(tài)為 0 態(tài),1,1,0,0,設(shè)原態(tài)為 1 態(tài),0,0,1,觸發(fā)器保持 1 態(tài)不變,置位,1,設(shè)原態(tài)為 0 態(tài),0,0,1,1,設(shè)原態(tài)為 1 態(tài),0,0,1,觸發(fā)器保持 1 態(tài)不變,1,1,0,若G1先翻轉(zhuǎn)，則觸發(fā)器為 0 態(tài),1 態(tài),若先翻轉(zhuǎn),基本 R

3、S 觸發(fā)器狀態(tài)表,邏輯符號(hào),2. 可控 RS 觸發(fā)器,基本RS觸發(fā)器,導(dǎo)引電路,時(shí)鐘脈沖,當(dāng)CP=0時(shí),R、S 輸入狀態(tài)不起作用。 觸發(fā)器狀態(tài)不變。,0,當(dāng) CP = 1 時(shí),1,打開,觸發(fā)器狀態(tài)由R、S 輸入狀態(tài)決定。,打開,當(dāng) CP = 1 時(shí),1,打開,(1) S = 0, R = 0,觸發(fā)器狀態(tài)由R、S 輸入狀態(tài)決定。,打開,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,可控RS觸發(fā)器邏輯狀態(tài)表,動(dòng)作特點(diǎn)： CP 高電平時(shí)觸發(fā)器狀態(tài)由 R、S 確定。,畫出可控 RS 觸發(fā)器的輸出波形,CP高電平時(shí)觸發(fā)器狀態(tài)由

4、R、S 確定。,存在問題：,時(shí)鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,即在一個(gè)時(shí)鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。,克服辦法：采用 JK 觸發(fā)器或 D 觸發(fā)器。,21.1.2 JK觸發(fā)器,1.電路結(jié)構(gòu),反饋線,2. 工作原理,主觸發(fā)器打開,主觸發(fā)器狀態(tài)由J、K決定，接收信號(hào)并暫存。,從觸發(fā)器封鎖,從觸發(fā)器狀態(tài)保持不變。,CP,CP,狀態(tài)保持不變,從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。,從觸發(fā)器打開,主觸發(fā)器封鎖,CP,CP 高電平時(shí)觸發(fā)器接收信號(hào)并暫存。,要求CP高電平期間 J、K狀態(tài)保持不變。,CP 下降沿時(shí)( ) 觸發(fā)器翻轉(zhuǎn)。,CP 低電平時(shí)J、K 不起作用。,動(dòng)

5、作特點(diǎn)：,分析JK觸發(fā)器的邏輯功能,(1)J=1, K=1,設(shè)觸發(fā)器原態(tài)為 0 態(tài),主從狀態(tài)一致,設(shè)觸發(fā)器原態(tài)為 1 態(tài),為 ？狀態(tài),J=1, K=1時(shí)，每來 一個(gè)時(shí)鐘脈沖，狀 態(tài)翻轉(zhuǎn)一次，即具 有計(jì)數(shù)功能。,(1) J=1, K=1,0,1,(2) J=0，K=1,設(shè)觸發(fā)器原態(tài)為 1 態(tài),設(shè)觸發(fā)器原態(tài)為 0 態(tài),(3) J=1，K=0,設(shè)觸發(fā)器原態(tài)為 0 態(tài),設(shè)觸發(fā)器原態(tài)為 1 態(tài),(4) J=0，K=0,設(shè)觸發(fā)器原態(tài)為 0 態(tài),結(jié)論：,CP高電平時(shí)主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。,(保持功能),(置 0 功能),(置 1 功能),(計(jì)數(shù)功能),(翻轉(zhuǎn)功能),3. JK觸發(fā)器的邏

6、輯功能,CP下降沿觸發(fā)翻轉(zhuǎn),JK 觸發(fā)器工作波形,下降沿觸發(fā)翻轉(zhuǎn),根據(jù) CP下降沿前 J、K 的狀態(tài)，確定下降沿后 Q 的狀態(tài)。,74LS112雙JK觸發(fā)器,每個(gè)芯片內(nèi)有兩個(gè)獨(dú)立的JK觸發(fā)器。,每個(gè)JK觸發(fā)器有各自的置 0 端 (清零端)和置 1 端 (預(yù)置端) , 低電平有效。,基本RS觸發(fā)器,導(dǎo)引電路,21.1.3 D 觸發(fā)器,1.電路結(jié)構(gòu),反饋線,上升沿觸 發(fā)翻轉(zhuǎn),2. 邏輯功能,74LS74雙D觸發(fā)器,74LS74引腳圖,每個(gè)芯片內(nèi)有兩個(gè)獨(dú)立的 D 觸發(fā)器。,CP上升沿( )觸發(fā)器翻轉(zhuǎn)。,每個(gè) D 有各自的置 0 端和置 1 端, 低電平有效。,D 觸發(fā)器工作波形圖,21.2 寄存器,

7、寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放 n 位二進(jìn)制時(shí),要 n 個(gè)觸發(fā)器。,21.2.1 數(shù)碼寄存器,僅有寄存數(shù)碼的功能。,清零,寄存指令,通常由D觸發(fā)器或RS觸發(fā)器組成。,并行輸入方式,寄存數(shù)碼,觸發(fā)器狀態(tài)不變,清零,寄存指令,并行輸出方式,狀態(tài)保持不變,21.2.2 移位寄存器,不僅能寄存數(shù)碼，還有移位的功能。,所謂移位，就是每來一個(gè)移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動(dòng)一位。,寄存數(shù)碼,1. 單向移位寄存器,1011,數(shù)據(jù)依次向左移動(dòng)，稱左移寄存器，輸入方式為串行輸入。,從高位向低位 依次輸入,數(shù)碼

8、輸入,1 0 1 1,1. 單向移位寄存器,1011,數(shù)碼輸入,1 0 1 1,再輸入四個(gè)移位脈沖，1011由高位至低位依次從Q3端輸出。,串行輸出方式,左移寄存器波形圖,1,1,1,1,1,1,0,待存數(shù)據(jù),1011存入寄存器,從Q3取出,4 位左移移位寄存器狀態(tài)表,1,2,3,1,0,1,并 行 輸 出,再繼續(xù)輸入四個(gè)移位脈沖, 從Q3端串行輸出1011數(shù)碼。,寄存器分類,并行輸入/并行輸出,串行輸入/并行輸出,并行輸入/串行輸出,串行輸入/串行輸出,74LS194功能表,控制端,輸出端,左移串行輸入,右移串行輸入,74LS194型雙向移位寄存器,21.3 計(jì)數(shù)器,計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)

9、中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。,21.3.1 二進(jìn)制計(jì)數(shù)器,按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù), 它也是構(gòu)成其他進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成 n位二進(jìn)制計(jì)數(shù)器，需用 n個(gè)具有計(jì)數(shù)功能的觸發(fā)器。,1. 異步二進(jìn)制計(jì)數(shù)器,異步計(jì)數(shù)器：計(jì)數(shù)脈沖CP不是同時(shí)加到各位觸發(fā)器。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后,后級(jí)觸發(fā)器才能翻轉(zhuǎn)。,三位二進(jìn)制減法計(jì)數(shù)器狀態(tài)表,二進(jìn)制計(jì)數(shù)器： 按二進(jìn)制規(guī)律計(jì)數(shù),3 位異步二進(jìn)制加法計(jì)數(shù)器,當(dāng)J、K=1時(shí)，具有計(jì)數(shù)功能，每來

10、一個(gè)脈沖觸發(fā)器就翻轉(zhuǎn)一次。,在電路圖中J、懸空表示J、K=1。,當(dāng)相鄰低位觸發(fā)器由1變 0 時(shí)翻轉(zhuǎn),下降沿 觸發(fā)翻轉(zhuǎn),異步二進(jìn)制加法計(jì)數(shù)器工作波形,每個(gè)觸發(fā)器翻轉(zhuǎn)的時(shí)間有先后，與計(jì)數(shù)脈沖不同步。,每經(jīng)一個(gè)觸發(fā)器，脈沖的周期就增加一倍，頻率減為一半。,各 D 觸發(fā)器已接成T觸發(fā)器，即具有計(jì)數(shù)功能。,用D觸發(fā)器構(gòu)成 3 位二進(jìn)制異步加法計(jì)數(shù)器。,2. 若構(gòu)成減法計(jì)數(shù)器, CP 端又如何連接？,思考,1. 各觸發(fā)器的CP 端應(yīng)如何連接？,八進(jìn)制異步減法計(jì)數(shù)器電路 (a) D 觸發(fā)器構(gòu)成；,(b) JK觸發(fā)器構(gòu)成,74LS197集成4位異步二進(jìn)制加法計(jì)數(shù)器,芯片內(nèi)有一個(gè)二進(jìn)制計(jì) 數(shù)器和一個(gè)八進(jìn)制計(jì)數(shù)器

11、。,CP下降沿( )觸發(fā)器翻轉(zhuǎn)。,有置 0 端和置數(shù)端，低電平有效。,2. 同步二進(jìn)制計(jì)數(shù)器,異步二進(jìn)制加法計(jì)數(shù)器線路連接簡單。 各觸發(fā)器逐級(jí)翻轉(zhuǎn)，因而工作速度較慢。,同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)接到各位觸發(fā)器，各位觸發(fā)器狀態(tài)的變換與計(jì)數(shù)脈沖同步。,同步計(jì)數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快，但接線較復(fù)雜。,同步計(jì)數(shù)器組成原則:,根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級(jí)間連接方式，找出J、K 輸入端的連接方式。,2. 同步二進(jìn)制計(jì)數(shù)器,4 位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表,四位二進(jìn)制同步計(jì)數(shù)器級(jí)間連接的邏輯關(guān)系,由J、K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計(jì)數(shù)器的邏輯電路。,（加法）,（減法）,由主從型 JK 觸發(fā)

12、器組成的同步 4 位二進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)脈沖同時(shí)加到各位觸發(fā)器上，當(dāng)每個(gè)計(jì)數(shù)脈沖到來后，觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。,與關(guān)系,74LS161型 4 位同步二進(jìn)制計(jì)數(shù)器,(a) 引腳排列圖； (b) 邏輯符號(hào),例: 分析圖示邏輯電路的邏輯功能,說明其用處。 設(shè)初始狀態(tài)為 000 。,解：1. 寫出各觸發(fā)器J、K端和CP端的 邏輯表達(dá)式,解：當(dāng)初始狀態(tài)為 000 時(shí)， 各觸發(fā)器J、K端和CP端的電平為,由表可知，經(jīng)5個(gè)脈沖循環(huán)一次, 為五進(jìn)制加法計(jì)數(shù)器。,2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程,CP1= Q0,由于計(jì)數(shù)脈沖沒有同時(shí)加到各位觸發(fā)器上，所以為異步計(jì)數(shù)器。,異步五進(jìn)制計(jì)數(shù)器工作

13、波形,21.3.2 十進(jìn)制計(jì)數(shù)器,計(jì)數(shù)規(guī)律：“逢十進(jìn)一”。它是用4 位二進(jìn)制數(shù)表示對(duì)應(yīng)的十進(jìn)制數(shù)，所以又稱為二十進(jìn)制計(jì)數(shù)器。,4 位二進(jìn)制數(shù)可以表示十六種狀態(tài)，為了表示十進(jìn)制數(shù)的十個(gè)狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用的 8421編碼的十進(jìn)制計(jì)數(shù)器。,十進(jìn)制加法計(jì)數(shù)器狀態(tài)表,1. 同步十進(jìn)制計(jì)數(shù)器,十進(jìn)制同步加法計(jì)數(shù)器,十進(jìn)制同步計(jì)數(shù)器工作波形,常使用74LS160型同步十進(jìn)制加法計(jì)數(shù)器, 其引腳排列及功能表與74LS161型計(jì)數(shù)器相同。,2. 異步十進(jìn)制計(jì)數(shù)器,(1) 74LS290型二-五-十進(jìn)制計(jì)數(shù)器,邏輯功能及引腳排列,0 ,(1) R01、 R

14、02 ： 置 0 輸入端。,邏輯功能,R0高電平清零,邏輯功能及外引線排列,1 1,(2) S91、 S02 ： 置 9 輸入端。,邏輯功能,邏輯功能及外引線排列,(3) 計(jì)數(shù)功能,邏輯功能,0,0,1,1,輸入計(jì)數(shù)脈沖,二進(jìn)制計(jì)數(shù),輸入計(jì)數(shù)脈沖,下降沿 觸發(fā)翻轉(zhuǎn),0,0,1,1,8421碼異步十進(jìn)制計(jì)數(shù)器,計(jì)數(shù),74LS290型計(jì)數(shù)器功能表,置9,8421碼異步十進(jìn)制計(jì)數(shù)器,計(jì)數(shù)狀態(tài),(2) 74LS290的應(yīng)用,引腳排列圖,異步五進(jìn)制計(jì)數(shù)器,工作波形,21.3.3 任意進(jìn)制計(jì)數(shù)器,反饋置 0 法：當(dāng)滿足一定的條件時(shí)，利用計(jì)數(shù)器的復(fù)位端強(qiáng)迫計(jì)數(shù)器清零, 重新開始新一輪計(jì)數(shù)。 利用反饋置 0

15、法可用已有的計(jì)數(shù)器得出小于原進(jìn)制的計(jì)數(shù)器。 如：用一片74LS290可構(gòu)成十進(jìn)制計(jì)數(shù)器，再將十進(jìn)制計(jì)數(shù)器適當(dāng)改接, 利用其清零端進(jìn)行反饋清零，則可得出十以內(nèi)的任意進(jìn)制計(jì)數(shù)器。,N進(jìn)制計(jì)數(shù)器的構(gòu)成,例1：用一片74LS290構(gòu)成十以內(nèi)的任意進(jìn)制計(jì)數(shù)器。,解：六進(jìn)制計(jì)數(shù)器,六個(gè)脈沖循環(huán)一次,一般計(jì)數(shù)器有幾種狀態(tài)就稱為幾進(jìn)制計(jì)數(shù)器。,六進(jìn)制計(jì)數(shù)器,當(dāng)狀態(tài) 0110(6)出現(xiàn)時(shí)，將 Q2 = 1，Q1=1 送到清零端 R0(即R0=Q2 Q1) ,使計(jì)數(shù)器立即清零。狀態(tài) 0110僅瞬間存在。,74LS290為 異步清零的計(jì)數(shù)器,反饋置 0 實(shí)現(xiàn)方法:,六進(jìn)制計(jì)數(shù)器,七進(jìn)制計(jì)數(shù)器,當(dāng)出現(xiàn) 0110(6)

16、時(shí)，應(yīng)立即使計(jì)數(shù)器清零，重新開始新一輪計(jì)數(shù)。 R0 = Q2 Q1。,當(dāng)出現(xiàn) 0111(7)時(shí)，計(jì)數(shù)器立即清零，重新開始新一輪計(jì)數(shù)。R0 = Q2 Q1 Q0 。,例2：用二片74LS290構(gòu)成100以內(nèi)的計(jì)數(shù)器。,解：(1) 二十四進(jìn)制計(jì)數(shù)器,0010(2),0100(4),R0 = 2Q1 1Q2,解: (2) 六十進(jìn)制計(jì)數(shù)器,個(gè)位為十進(jìn)制，十位為六進(jìn)制。個(gè)位的最高位 Q3 接十位的 CP0 ，個(gè)位十進(jìn)制計(jì)數(shù)器經(jīng)過十個(gè)脈沖循環(huán) 一次，每當(dāng)?shù)谑畟€(gè)脈沖來到后 Q3由 1 變?yōu)?0，相當(dāng)于 一個(gè)下降沿，使十位六進(jìn)制計(jì)數(shù)器計(jì)數(shù)。經(jīng)過六十個(gè) 脈沖，個(gè)位和十位計(jì)數(shù)器都恢復(fù)為 0000。,(3) 二五十進(jìn)制計(jì)數(shù)器,RD高電平清零,五進(jìn)制,五進(jìn)制,每個(gè)芯片內(nèi)有兩個(gè)十進(jìn)制計(jì)數(shù)器。,每個(gè)十進(jìn)制計(jì)數(shù)器包含一個(gè)二進(jìn)制和一個(gè)五進(jìn)制計(jì)數(shù)器。,二進(jìn)制計(jì)數(shù)器和五進(jìn)制計(jì)