第4章主存儲器.ppt

1、1,第4章 主存儲器,2,4.1 主存儲器處于全機中心地位 4.2 主存儲器分類 4.3 主存儲器的主要技術指標 4.4 主存儲器的基本操作 4.5 讀/寫存儲器(即隨機存儲器(RAM) 4.6 非易失性半導體存儲器 4.7 DRAM的研制與發(fā)展 4.8 半導體存儲器的組成與控制 4.9 多體交叉存儲器,3,4.2 主存儲器分類,4.1 主存儲器處于全機中心地位,半導體 存儲器,只讀存儲器 （ROM）,隨機存取存儲器 （RAM）,靜態(tài)RAM（SRAM） 動態(tài)RAM（DRAM）,掩膜式ROM 一次性可編程ROM（PROM） 紫外線擦除可編程ROM（EPROM） 電擦除可編程ROM（EEPROM）

2、,4,4.3 主存儲器的主要技術指標,主存容量,最小信息單位是一個存儲字,以字或字節(jié)為單位來表示主存儲器存儲單元的總數即主存容量,指令中地址碼的位數決定了主存儲器的可直接尋址的最大空間,5,4.3 主存儲器的主要技術指標,主存容量,存儲器存取時間,從啟動一次存儲器操作到完成該操作所經歷的時間,6,4.3 主存儲器的主要技術指標,主存容量,存儲器存取時間,存儲周期時間,連續(xù)啟動兩次獨立的存儲器操作(例如連續(xù)兩次讀操作)所需間隔的最小時間,7,4.4 主存儲器的基本操作,圖4.1 主存儲器與CPU的聯系,讀： 地址： ARAB 讀信號： CPU CB MEM 數據： MEM DB DR Ready

3、： MEM CB CPU,8,4.4 主存儲器的基本操作,圖4.1 主存儲器與CPU的聯系,寫： 地址： ARAB 寫信號： CPU CB MEM 數據： DR DB MEM Ready： MEM CB CPU,9,高位字節(jié) 地址為字地址,低位字節(jié) 地址為字地址,設地址線 24 根,按 字節(jié) 尋址,按 字 尋址,若字長為 16 位,按 字 尋址,若字長為 32 位,主存中存儲單元地址的分配,224 = 16 M,8 M,4 M,4.4 主存儲器的基本操作,10,芯片容量,1. 半導體存儲芯片的基本結構,1K4位,16K1位,8K8位,10,4,14,1,13,8,4.5 讀/寫存儲器(即隨機存

4、儲器(RAM),11,片選線,讀/寫控制線,（低電平寫 高電平讀）,（允許讀）,（允許寫）,4.5 讀/寫存儲器(即隨機存儲器(RAM),12,存儲芯片片選線的作用,用 16K 1位 的存儲芯片組成 64K 8位 的存儲器,32片,13,2. 半導體存儲芯片的譯碼驅動方式,(1) 線選法,14,(2) 重合法,0,0,15,讀/寫存儲器(即隨機存儲器(RAM),靜態(tài)存儲器,動態(tài)存儲器,16,1. 靜態(tài)存儲器(SRAM),(1) 存儲單元和存儲器,圖4.2 MOS靜態(tài)存儲器的存儲單元,17,圖4.3 MOS靜態(tài)存儲器結構圖,18,圖4.3 MOS靜態(tài)存儲器結構圖,19, 靜態(tài) RAM 基本電路的

5、 讀 操作,讀選擇有效,20, 靜態(tài) RAM 基本電路的 寫 操作,寫選擇有效,21,圖4.4 1K靜態(tài)存儲器框圖,22,(2) 開關特性 讀周期的參數,圖4.5 存儲器芯片讀數時間,23, 寫周期的參數,圖4.6 描述寫周期的開關參數,24,2. 動態(tài)存儲器(DRAM),(1) 存儲單元和存儲器原理,圖4.7 三管存儲單元電路圖,25,圖4.8 單管存儲單元線路圖,26,(2) 再生 DRAM是通過把電荷充積到MOS管的柵極電容或專門的MOS電容中去來實現信息存儲的。但是由于電容漏電阻的存在，隨著時間的增加，其電荷會逐漸漏掉，從而使存儲的信息丟失。為了保證存儲信息不遭破壞，必須在電荷漏掉以前

6、就進行充電，以恢復原來的電荷。把這一充電過程稱為再生，或稱為刷新。對于DRAM，再生一般應在小于或等于2ms的時間內進行一次。 DRAM采用“讀出”方式進行再生。,27,圖4.9 16K1動態(tài)存儲器框圖,28,(3) 動態(tài) RAM 刷新,刷新與行地址有關,以128 128 矩陣為例,29,tC = tM + tR, 分散刷新（存取周期為1 s ）,(存取周期為 0.5 s + 0.5 s ),以 128 128 矩陣為例,30, 分散刷新與集中刷新相結合（異步刷新）,對于 128 128 的存儲芯片（存取周期為 0.5 s ）,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,31

7、,(4) 動態(tài) RAM 和靜態(tài) RAM 的比較,存儲原理,集成度,芯片引腳,功耗,價格,速度,刷新,32,4.6 非易失性半導體存儲器,只讀存儲器(ROM) 2. 可編程序的只讀存儲器(PROM) 3. 可擦可編程序的只讀存儲器(EPROM) 4. 可電擦可編程序只讀存儲器(E2PROM) 5. 快擦除讀寫存儲器(Flash Memory),33,表4.1 列出幾種存儲器的主要應用,4.7 DRAM的研制與發(fā)展,34,4.8 半導體存儲器的組成與控制,存儲器容量擴展,用 1K 4位 存儲芯片組成 1K 8位 的存儲器,？片,2片,35,用 2片 16K*4位的存儲芯片組成16K*8位的存儲器,

8、圖4.18 位擴展連接方式,36,(2) 字擴展（增加存儲字的數量）,用 1K 8位 存儲芯片組成 2K 8位 的存儲器,？片,2片,37,用 4片 16K*8位組成64K*8位的存儲器,圖4.19 字擴展連接方式,38,(3) 字、位擴展,用 1K 4位 存儲芯片組成 4K 8位 的存儲器,？片,8片,39,用 8片 1K*4位存儲芯片組成4K*8位存儲器,圖4.20 靜態(tài)存儲器芯片與CPU的連接,40,存儲擴展問題分析,問題描述： 已有m（字）n（位）的存儲芯片，設計一個mn的存儲器，其中m=m與/或n=n m=m, nn 即單純的位擴展 mm, n=n 即單純的字擴展 mm, nn 即字

9、和位均需擴展,41,存儲擴展問題分析,設計要點 用mn芯片構造一個pq的陣列，待設計存儲器所需的模塊數為pq，其中p=m/m,q=n/n 如果m=m，則不需增加地址位數；如果mm，則需增加地址位數，并設計相應的地址控制電路 正確連接各芯片的片選線、讀/寫控制線、數據輸入線和數據輸出線，并使存儲器與CPU的時序妥善地配合。,42,存儲器擴展實例,舉例 問題 試用1K 4位的RAM芯片為某計算機系統設計一個存儲器，存儲單元長度為1個字節(jié)，尋址范圍從3000H至37FFH，該系統的地址總線寬度為16位（A15A0），數據總線寬度為8位（D7D0），CPU對存儲器發(fā)出的控制信號為/MREQ和R/W。,

10、43,存儲器擴展實例,設計 計算存儲單元數（容量） 37FFH-3000H+1H=800H，每個單元為8位，故容量為2K 8 計算所用RAM芯片數 2K/1K 8/4=4片 芯片構成陣列，確定總體布局 芯片橫向擴展2片，構成單元長度為8位的芯片組 芯片縱向擴展2片，構成2K個單元,44,存儲器擴展實例,芯片內部尋址需要10位地址（A9A0），其他作為芯片組選擇,45,存儲器擴展實例,設計譯碼控制電路,A15 A14 A13 A12 A11 A10 A9 A8 A0 地址,0 0 1 1 0 0 0 0 0 3000H,0 0 1 1 0 0 1 1 1 33FFH,0 0 1 1 0 1 0

11、0 0 3400H,0 0 1 1 0 1 1 1 1 37FFH,46,存儲器擴展實例,設計存儲器的讀/寫控制電路 存儲器有兩個控制輸入端：片選/CS和/WE。 /CS有譯碼器輸出加以控制； /WE=/MREQ+R/W,47,存儲器擴展實例,畫出連接電路圖,48,設CPU有16根地址線，8根數據線，并用/MREQ作為訪存控制信號（低電平有效），用/WR作為讀/寫控制信號（高電平為讀，低電平為寫）?，F有下列存儲芯片：1K*4位RAM、4K*8位RAM 、8K*8位RAM 、2K*8位ROM 、4K*8位ROM 、8K*8位ROM及74LS138譯碼器和各種門電路。畫出CPU與存儲器的連接圖，要

12、求如下： 1主存地址空間分配：6000H-67FFH為系統程序區(qū)。 6800H-6BFFH為用戶程序區(qū)。 2合理選用上述存儲芯片，說明各選幾片。 3詳細畫出存儲芯片的片選邏輯圖。,練習：,49,解:,(1) 寫出對應的二進制地址碼,(2) 確定芯片的數量及類型,A15A14A13 A11 A10 A7 A4 A3 A0,50,(3) 分配地址線,A10 A0 接 2K 8位 ROM 的地址線,A9 A0 接 1K 4位 RAM 的地址線,(4) 確定片選信號,51,CPU 與存儲器的連接圖,52,4.9 多體交叉存儲器,4.9.1 編址方式 多模塊存儲器實現重疊與交叉存取。 在M個模塊上交叉編址(M=