數(shù)字電子技術(shù)第三章.ppt

1、第3章 邏輯門電路,3.1 二極管、三極管的開關(guān)特性 3.2 TTL集成門電路 3.3 CCMOS集成邏輯門電路 3.4 門電路使用及連接的問題,3.1 二極管、三極管的開關(guān)特性,3.1.1 二極管的開關(guān)特性 1二極管的伏安特性及等效電路 由圖3-1（a）硅二極管的伏安特性性曲線可知，當(dāng)外加正向電壓uD大于死區(qū)電壓UT時(shí)，二極管開始導(dǎo)通，伏安性曲線很陡直，壓降很?。ü韫転?.7V，鍺管為0.3V）,可以近似看作是一個(gè)閉合的開關(guān)。當(dāng)外加反向電壓時(shí)，反向電流很小（nA級(jí)），二極管截止?？梢越瓶醋魇且粋€(gè)斷開的開關(guān)。圖3-1（b）為理想化二極管的伏安特性性曲線。在數(shù)字電路的分析和估算中，常把uD U

2、T看成二極管的截止條件, 截止之后,近似認(rèn)為iD0,相當(dāng)于斷開的開關(guān)。因此二極管開關(guān)特性可以用圖3-2表示。,下一頁,返回,3.1 二極管、三極管的開關(guān)特性,3.1.2 三極管的開關(guān)特性 三極管的輸入、輸出特性如圖3-3所示，它具有飽和、截止、放大三種工作狀態(tài)，在數(shù)字電路中三極管作為開關(guān)元件，通常不是工作在飽和區(qū)就是工作在截止區(qū)，放大區(qū)只是出現(xiàn)在三極管由飽和變?yōu)榻刂够蛴山刂棺優(yōu)轱柡偷倪^渡狀態(tài)，是瞬間即逝的。 1. 三極管三種工作狀態(tài)的條件和特點(diǎn) (1) 截止?fàn)顟B(tài)的條件和特點(diǎn) 三極管處在截止?fàn)顟B(tài)條件：uBEUT(硅管0.5V，鍺管0.2V)。 三極管處在截止?fàn)顟B(tài)特點(diǎn)：iB0，iC0，uO = u

3、CE = +VCC， 三個(gè)電極可視為斷開，等效電路如圖3-4（a）所示。,上一頁,下一頁,返回,3.1 二極管、三極管的開關(guān)特性,(2) 放大狀態(tài)的條件和特點(diǎn) 三極管處在放大狀態(tài)條件：當(dāng)uBEUT 時(shí)，發(fā)射結(jié)正偏，集電結(jié)反偏。 三極管處在放大狀態(tài)特點(diǎn)：集電極電流iC隨iB而變，并滿足iC =iB的關(guān)系。 (3) 飽和狀態(tài)的條件和特點(diǎn) 三極管處在飽和狀態(tài)條件：發(fā)射結(jié)正偏,集電結(jié)正偏,iBIBS（IBS為臨界飽和基極電流）， （ICS為臨界飽和集電極電流），ICS= 。 三極管處在飽和狀態(tài)特點(diǎn)：集電極電流iC不隨iB而變，即iC iB，uO = uCES = 0.3 V, 三極管的c、e極之間如同

4、有0.3V電壓降的閉合開關(guān),其等效電路如圖3-4（b）所示。,上一頁,下一頁,返回,3.1 二極管、三極管的開關(guān)特性,2. 三極管的開關(guān)時(shí)間 三極管由飽和變?yōu)榻刂梗蛴山刂棺優(yōu)轱柡途枰獣r(shí)間，其中截止變?yōu)轱柡退枰獣r(shí)間稱開通時(shí)間，用tON表示，三極管由飽和變?yōu)榻刂顾枰獣r(shí)間稱關(guān)斷時(shí)間，用tOFF表示。以圖3-5 所示為例，輸入信號(hào)ui從低電平uiL跳變到高電平uiH ，三極管從截止?fàn)顟B(tài)進(jìn)過放大狀態(tài)，再進(jìn)入飽和狀態(tài)，其集電極電流iC不能從0跳變到ICS，而是需要進(jìn)過一定時(shí)間。通常從ui上跳沿到ic上升到0.9ICS所需時(shí)間，稱為開通時(shí)間tON 。同理ui從高電平uiH跳變到低電平uiL，三極管從

5、飽和狀態(tài)進(jìn)過放大狀態(tài)，再進(jìn)入截止?fàn)顟B(tài), 通常從ui下跳沿到ic下降到0.1ICS所需時(shí)間，稱為關(guān)斷時(shí)間tOFF。三極管的開關(guān)時(shí)間一般在納秒數(shù)量級(jí)。通常tOFF tON。三極管的開關(guān)時(shí)間tOFF的大小將直接影響三極管的開關(guān)速度。,上一頁,下一頁,返回,3.1 二極管、三極管的開關(guān)特性,3.1.3 MOS管的的開關(guān)特性 1. NMOS管的開關(guān)特性 NMOS有增強(qiáng)型和耗盡型兩種,在數(shù)字電路中,采用增強(qiáng)型較多。NMOS管的電路符號(hào)及轉(zhuǎn)移特性如圖3-6所示, 通常源極S和襯底B連在一起，漏極D接正電源。如果uGS UT（UT為開啟電壓），則NMOS管導(dǎo)通，如同開關(guān)閉合。反之,如果uGS UT，則NMOS

6、管截止，如同開關(guān)斷開。,上一頁,返回,3.2 TTL集成門電路,TTL集成門電路是一種單片集成電路。集成電路中所有元件和連線，都制作在一塊半導(dǎo)體基片上。這種門電路的輸入級(jí)和輸出級(jí)均采用晶體三極管，故稱晶體管晶體管邏輯門電路，簡稱TTL電路。 3.2.1 TTL與非門電路 1.TTL與非門電路組成 如圖3-8所示由輸入級(jí)、中間級(jí)和輸出級(jí)三部分組成的。 (1) 輸入級(jí) 輸入級(jí)由多發(fā)射極管T1和電阻R1組成。其作用：從邏輯功能上看，是對(duì)輸入變量A、B、C實(shí)現(xiàn)邏輯與，提高門電路工作速度。因?yàn)?，?dāng)T2截止時(shí)，T1深度飽和，瞬間產(chǎn)生一個(gè)很大的電流ic1。而ic1又恰好是T2的基極反向驅(qū)動(dòng)電流，T1對(duì)T2的

7、抽流作用，使T2在飽和時(shí)積累的基區(qū)存貯電荷迅速消散，從而加快了T2由飽和變?yōu)榻刂沟乃俣取?下一頁,返回,3.2 TTL集成門電路,(2) 中間級(jí) 中間級(jí)由T2、 R2和R3組成。T2的集電極和發(fā)射極輸出兩個(gè)相位相反的信號(hào)，其作用：使T3、T4和T5輪流導(dǎo)通。 (3) 輸出級(jí) 輸出級(jí)由T3、T4、T5和R4、R5組成，這種電路形式稱為推拉式電路。其作用：提高門電路帶負(fù)載 能力。因?yàn)?，?dāng)T4截止時(shí)，T5飽和，允許輸出端灌入較大負(fù)載電流。當(dāng)T5截止時(shí)，T3、T4組成射極輸出器，射極輸出器的輸出阻抗低，帶負(fù)載能力強(qiáng)，負(fù)載拉電流大。,上一頁,下一頁,返回,3.2 TTL集成門電路,2. TTL與非門電路

8、工作原理 (1)當(dāng)輸入全部為高電平(3.6 V) TTL與非門的工作狀態(tài)如圖3-9所示,電源VCC通過R1足以使T1的集電結(jié)和T2、T5的發(fā)射結(jié)導(dǎo)通,并且T2、T5 飽和, T1的基極電位被鉗在uB1= uBC1+ uBE2+ uBE5 =0.7V+0.7V+0.7V=2.1V, 而T1集電極電壓uB2= uBC1+ uBE2 =0.7V+0.7V=1.4V低于發(fā)射極電壓3.6V，管子倒置工作，T2的集電極壓降uC2=UCES2+uBE5=0.3V+0.7V=1V,可以使T3導(dǎo)通，但T4不能導(dǎo)通。 因此輸出為低電平。uO=uOL=UCES50.3 V，電路實(shí)現(xiàn)了“輸入全為高電平，輸出為低電平”

9、的邏輯關(guān)系。,上一頁,下一頁,返回,3.2 TTL集成門電路,(2) 輸入至少有一個(gè)為低電平（0.3V）。 當(dāng)輸入至少有一個(gè)（A端）為低電平時(shí)，由圖3-10可知，T1的發(fā)射結(jié)正向?qū)ǎ瑄B1=1V,使T2、T5均截止，T1特殊飽和（因ic1=0），而T2的集電極電壓足以使T3、T4導(dǎo)通。因此輸出為高電平： uo = UOH +VCC uBE3uBE4 = 50.70.7 = 3.6 V。電路實(shí)現(xiàn)了“輸入有低電平，輸出為高電平”的邏輯關(guān)系。 (3)邏輯功能 從上述分析可得表3-1所示輸入電壓、輸出電壓關(guān)系表，把表3-1中高電壓用“1”表示，低電壓用“0”表示得表3-2邏輯功能真值表,由表3-2邏

10、輯功能真值表可推得與非邏輯功能, 。,上一頁,下一頁,返回,3.2 TTL集成門電路,3. TTL與非門的外特性及主要參數(shù) 1）電壓傳輸特性 (1).截止區(qū) （AB段） 當(dāng)輸入電壓0Vui0.6 V時(shí)，T1工作在深度飽和狀態(tài)，UCES10.1V, uB20.7V,故T2、T5截止，T3、T4導(dǎo)通，uo=UOH3.6 V為高電平。與非門處于截止?fàn)顟B(tài)，所以把AB段稱截止區(qū)，門電路處在關(guān)門狀態(tài)。 （2）線性區(qū)（BC段） 當(dāng)輸入電壓 0.6Vui1.3 V時(shí)，則有0.7VuB21.4V ，T2開始導(dǎo)通，T5仍未導(dǎo)通，T3、T4處于發(fā)射極輸出狀態(tài)。隨ui的增加, uB2增加， uC2下降，并通過T3、T

11、4使uo也下降。因?yàn)閡o基本上隨ui的增加而線性減小， 故把BC段稱線性區(qū)。,上一頁,下一頁,返回,3.2 TTL集成門電路,（3）轉(zhuǎn)折區(qū)(CD段) 輸入電壓1.3Vui1.4V時(shí)，uB21.4V，T5開始導(dǎo)通，并隨ui的增加趨于飽和。T3、T4趨于截止，T2、T5迅速進(jìn)入飽和狀態(tài)，使輸出電壓下降非?？?，uo=UOL=0.3V低電平。所以把CD段稱轉(zhuǎn)折區(qū)或過渡區(qū)。 (4)飽和區(qū)( DE段) 當(dāng)ui1.4V以后,再增加ui也只能加深的T5的飽和深度。T4截止，輸出uo=UOL=0.3V低電平。與非門處于飽和狀態(tài)。 所當(dāng)ui1.4V以后,再增加ui也只能加深T5的飽和深度。 2）輸入伏安特性 輸入

12、伏安特性是指輸入電壓ui與輸入電流ii之間的關(guān)系。若規(guī)定輸入電流以流入輸入端為正，則可得到如圖3-12（b）所示.輸入伏安特性曲線，由曲線可見，uiii至ui1.3V以后，T2、T5導(dǎo)通, T1倒置, ii流進(jìn)輸入端，ii0。但因這時(shí)T1發(fā)射結(jié)反偏，因此IIH(高電平輸入時(shí)輸入端的電流)很小，大約為幾十微安。,上一頁,下一頁,返回,3.2 TTL集成門電路,3）輸入負(fù)載特性 輸入負(fù)載特性是指輸入對(duì)地接上電阻Ri時(shí)，ui隨Ri的變化而變化的關(guān)系曲線。當(dāng)輸入端接如圖3-13（a）所示的電阻Ri時(shí)，改變電阻的大小，可得到如圖3-13（b）所示的輸入負(fù)載特性曲線，從曲線可以看出，在一定范圍內(nèi)，ui隨R

13、i的增大而升高，但當(dāng)輸入電壓ui達(dá)到1.4V以后，uB1=2.1V, Ri增大,由于uB1不變，故ui=1.4V也不變。這時(shí)T2、T5飽和導(dǎo)通，輸出低電平。 由上述分析可知，當(dāng)Ri比較小時(shí)，門電路處在關(guān)門狀態(tài)，輸出高電平；當(dāng)Ri比較大時(shí)，門電路處在開門狀態(tài)，輸出低電平；當(dāng)Ri不大不小時(shí)，門電路工作在線性區(qū)或轉(zhuǎn)子折區(qū)，由輸入負(fù)載特性引入兩個(gè)名詞：,上一頁,下一頁,返回,3.2 TTL集成門電路,關(guān)門電阻ROFF-在保證門電路輸出為額定高電平的條件下，所允許的Ri的最大值，稱為關(guān)門電阻，典型的TTL門電路ROFF0.7K。 開門電阻RON-在保證門輸出為額定低電平的條件下，所允許的Ri的最小值，稱

14、為開門電阻，典型的TTL門電路RON2K 4）輸出特性 輸出特性是指輸出電壓與輸出電流之間的關(guān)系曲線。 （1）輸出高電平時(shí)的輸出特性 當(dāng)TTL與非門輸出高電平時(shí)，如圖3-14電路所示，T4導(dǎo)通，T5截止，此時(shí)，門電路形成拉電流負(fù)載，隨著負(fù)載電流的增加，輸出的高電平將逐漸下降，以至無法保證正常的高電平輸出。,上一頁,下一頁,返回,3.2 TTL集成門電路,當(dāng)TTL與非門輸出低電平時(shí)，如圖3-15電路所示，T4截止，T5導(dǎo)通，此時(shí)，門電路形成灌電流負(fù)載，隨著負(fù)載電流的增加，輸出的低電平卻逐漸上升，也無法保證正常低電平的輸出。破壞了正常邏輯功能。 綜上所述，為了保證與非門正常工作，適當(dāng)限制負(fù)載電流的

15、大小。 5）主要參數(shù) （1）輸出高電平UOH和輸出低電平UOL 電壓傳輸特性曲線截止區(qū)的輸出電壓為UOH，典型值為3.6V。飽和區(qū)的輸出電壓為UOL，典型值為0.3V，一般產(chǎn)品規(guī)定UOH2.4V，UOL0.4 V。 ,上一頁,下一頁,返回,3.2 TTL集成門電路,（2）關(guān)門電平UOFF和開門電平UON及閾值電壓UT 由于器件制造的差異，輸出高電平、輸入低電平都略有差異，通常規(guī)定TTL與非門輸出高電平UOH=3V和輸出低電平UOL=0.35V為額定邏輯高、低電平.，在保證輸出為額定高電平（3V）的90%（2.7V）的條件下，允許的輸入低電平的最大值，稱為關(guān)門電平UOFF。通常UOFF1V,一般

16、產(chǎn)品要求UOFF0.8 V。 在保證輸出額定低電平（0.35V的條件下，允許輸入高電平的最小值，稱為開門電平UON。通常UON1.4V，一般產(chǎn)品要求UON1.8 V。 電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓為UT，也稱門檻電壓。一般TTL與非門的UT 1.4V。,上一頁,下一頁,返回,3.2 TTL集成門電路,（3） 噪聲容限UNL、UNH 在實(shí)際應(yīng)用中，由于外界干擾、電源波動(dòng)等原因，可能使輸入電平ui偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對(duì)干擾的幅度有一定限制，稱為噪聲容限。它是用來說明門電路抗干擾能力的參數(shù)。 低電平噪聲容限是指在保證輸出為高電平的前提下，允許疊加在輸入低電平UIL上的最

17、大正向干擾（或噪聲）電壓。低電平噪聲容限用UNL表示：UNL = UOFFUIL。 高電平噪聲容限是指在保證輸出為低電平的前提下，允許疊加在輸入高電平UIH上的最大負(fù)向干擾（或噪聲）電壓。 高電平噪聲容限用UNH表示：UNH = UIHUON。 很顯然，UNL和UNH越大，電路的抗干擾能力越強(qiáng)。從電壓傳輸特性曲線可以求UNL、UNH的大小 。,上一頁,下一頁,返回,3.2 TTL集成門電路,(4) 輸入短路電流IIS 當(dāng)ui=0時(shí)，流經(jīng)這個(gè)輸入端的電流稱為輸入短路電流IIS。輸入短路電流的典型值約為1.5mA。 (5) 輸入漏電流IIH 當(dāng)uiUT時(shí), 流經(jīng)輸入端的電流稱為輸入漏電流IIH，

18、即T1倒置工作時(shí)的反向漏電流。其值很小，約為10A。 (6) 扇出系數(shù)N 扇出系數(shù)是以同一型號(hào)的與非門作為負(fù)載時(shí)，一個(gè)與非門能夠驅(qū)動(dòng)同類與非門的最大數(shù)目N，通常N8。 ,上一頁,下一頁,返回,3.2 TTL集成門電路,（7）平均延遲時(shí)間tpd 指輸出信號(hào)滯后于輸入信號(hào)的時(shí)間，它是表示開關(guān)速度的參數(shù)，如圖3-17所示從輸入波形上升沿的中點(diǎn)到輸出波形下降沿中點(diǎn)之間的時(shí)間稱為導(dǎo)通延遲時(shí)間 tPHL；從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)之間的時(shí)間稱為截止延遲時(shí)間tPLH, 所以TTL與非門平均延遲時(shí)間為tpd= (tPHL+tPLH),一般, TTL與非門tpd為340ns。 (8) 空載功耗

19、 空載功耗是指TTL與非門空載時(shí)電源總電壓與總電流的乘積。輸出為低電平時(shí)的功耗為空載導(dǎo)通功耗PON，輸出為高電平時(shí)的功耗為空載截止功耗POFF，PONPOFF。以上這些參數(shù)，可以從集成電路手冊(cè)中查到。,上一頁,下一頁,返回,3.2 TTL集成門電路,3.2.2 其它功能的TTL門電路 1集電極開路門（OC門） 當(dāng)一個(gè)門的輸出處在高電平，而另一個(gè)門輸出為低電平時(shí)，將會(huì)產(chǎn)生很大電流，有可能導(dǎo)致器件損壞，無法實(shí)現(xiàn)線與邏輯關(guān)系。為了解決這個(gè)問題，引入了一種特殊結(jié)構(gòu)的門電路集電極開路（Open Collector）的門電路， 簡稱OC門。 OC門可以實(shí)現(xiàn)“線與”的邏輯功能。 圖3-19中與非門不同T3、

20、T4代之外接電阻RL及外接電源EP外接電阻RL及電源EP，通電源后，實(shí)現(xiàn)與非邏輯功能。而外接電阻RL及電源EP值可根據(jù)電路要求，通過計(jì)算后選擇合適的值，從而保證在多個(gè)OC門電路輸出端并接時(shí)不會(huì)燒壞導(dǎo)通管。,上一頁,下一頁,返回,3.2 TTL集成門電路,2OC門的應(yīng)用 (1).實(shí)現(xiàn)“線與”邏輯 如圖3.20所示，將幾個(gè)OC門的輸出端連在一起，共用一個(gè)負(fù)載電阻RL及電源EP。當(dāng)所有OC門的輸出都是高電平時(shí)，電路的總輸出Y才為高電平；而當(dāng)任意一個(gè)OC門的輸出為低電平時(shí)，總輸出Y為低電平 ，實(shí)現(xiàn)“線與”邏輯功能。其表達(dá)式為： Y= 從表達(dá)式看，“與”的功能是通過輸出端連線來實(shí)現(xiàn)，故稱“線與”。,上一

21、頁,下一頁,返回,3.2 TTL集成門電路,(2).實(shí)現(xiàn)電平轉(zhuǎn)換 一般的TTL電路空載輸出的高電平為3.6 V，但在數(shù)字系統(tǒng) 的接口（與外部設(shè)備相聯(lián)系的電路）有時(shí)需要輸出的邏輯高電平更高，則可以使用OC門電路進(jìn)行電平轉(zhuǎn)換。 在圖3-21所示的電路中，當(dāng)需要把輸出高電平轉(zhuǎn)換為10 V時(shí)，可將OC門外接上拉電阻接到10 V電源上。這樣OC門的輸入端電平與一般與非門一致， 而輸出的高電平就可以變?yōu)?0 V。 (3) 用作驅(qū)動(dòng)器 可以用OC門來驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。 當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻RL可由指示燈來代替，如電流過大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮琛?上一頁,下一頁,返回,3.2 TT

22、L集成門電路,3三態(tài)門（TSL門） 一般的門電路的輸出端只會(huì)出現(xiàn)高電平、低電平兩種狀態(tài)， 而三態(tài)門的輸出還可以出現(xiàn)第三種狀態(tài)高阻狀態(tài)（或稱禁止?fàn)顟B(tài)、開路狀態(tài)），簡稱TSL(Tristate Logic)門。 1） 電路結(jié)構(gòu) 三態(tài)門的電路如圖3-22(a)所示。實(shí)際上是由一個(gè)普通與非門加上一個(gè)二極管D構(gòu)成。E為控制端或稱使能端。 2) 三態(tài)門的應(yīng)用 （1）總線傳輸 在圖3-24所示的總線連接中，若令E1、E2、E3輪流地接0,即任何時(shí)刻只讓一個(gè)TSL門處在工作狀態(tài),而其余TSL圖3-25 三態(tài)門用于雙向傳輸門均處在高阻狀態(tài)，那么總線就會(huì)輪流地接受各個(gè)TSL門的輸出信號(hào)，這樣，就實(shí)現(xiàn)了一線多用。這

23、種利用總線傳送數(shù)據(jù)的方法，使三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著極為廣泛的應(yīng)用。,上一頁,下一頁,返回,3.2 TTL集成門電路,（2） 雙向傳輸 利用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。 當(dāng)E=0時(shí)，門電路G1工作，門電路G2為高阻狀態(tài)， 數(shù)據(jù)由M傳向N；當(dāng)E=1時(shí)，G1為高阻狀態(tài)，G2工作，數(shù)據(jù)由N傳向M。通過控制端E的控制實(shí)現(xiàn)M、N的雙向傳輸。 3.2.3 TTL集成電路路系列介紹 TTL門電路是基本邏輯單元，是構(gòu)成各種TTL電路的基礎(chǔ)，實(shí)際生產(chǎn)的TTL集成電路，品種齊全，種類繁多，應(yīng)用十分普遍。TTL器件型號(hào)由五部分組成， 其符號(hào)和意義如表3.3所示. 目前,我國TTL集成電路主要有CT54/74（普通

24、）、 T54/74H（高速）、CT54/74S（肖特基）、CT54/74LS(低功耗)等，四個(gè)系列國家標(biāo)準(zhǔn)的集成門電路。它們的主要性能指標(biāo)如表3.4所示。由于CT54/74LS系列產(chǎn)品具有最佳的綜合性能，因而得到廣泛應(yīng)用。,上一頁,返回,3.3 CCMOS集成邏輯門電路,3.3.1 CMOS反相器 1電路組成 CMOS反相器的基本結(jié)構(gòu)如圖3-26所示。其中T1為NMOS稱驅(qū)動(dòng)管，T2為PMOS稱為負(fù)載管。兩管特性相近，跨導(dǎo)相等且較大，導(dǎo)通電阻小。 T1 和T2柵極相連作輸入端，漏極相連作輸出端，T1 源極接地，T2 源極接+VDD。 2.工作原理 設(shè)電源電壓VDD =10V ，T1的開啟電壓U

25、TN = 2V，T2 的開啟電壓UTP=2V。 (1)當(dāng)ui = UIL=0V時(shí)，由于uGS1=0VUTN = 2V ，T1截止。uGS210VUTP=2V，T2導(dǎo)通，uO= UOHVDD =10V。 (2)當(dāng)ui = UIH= VDD =10V時(shí)，uGS1=10VUTN = 2V，T1導(dǎo)通， (3)uGS20VUTP=2V ，T2截止，uO= UOL0V。,下一頁,返回,3.3 CCMOS集成邏輯門電路,3.電壓傳輸特性和電流傳輸特性CMOS反相器的電壓傳輸特性和電流傳輸特性如圖3-27所示。下面分析CMOS反相器的傳輸特性。 （1）AB段：uiUTN ，T1截止，T2導(dǎo)通，輸出uo為高電平

26、，UOHVDD，由于驅(qū)動(dòng)管截止，iD為0，該段稱為截止區(qū)。 （2）BC段：UTNuiVDDUTP，T1 和T2均導(dǎo)通，由于在這段T2從導(dǎo)通轉(zhuǎn)變?yōu)榻刂梗鳷1從截止轉(zhuǎn)變?yōu)閷?dǎo)通，因此該段稱轉(zhuǎn)折區(qū)。 (3)CD段：uiVDDUTP，T2截止，而T1導(dǎo)通，輸出uo為低電平， UOL0V，該段稱為導(dǎo)通區(qū)。,上一頁,下一頁,返回,3.3 CCMOS集成邏輯門電路,4CMOS電路的優(yōu)點(diǎn) （1）功耗低 （2）電源電壓范圍寬 （3）抗干擾能力強(qiáng) （4）邏輯擺幅大 （5）帶負(fù)載能力強(qiáng) （6）集成度很高，溫度穩(wěn)定性好 （7）成本低,上一頁,下一頁,返回,3.3 CCMOS集成邏輯門電路,332 其它CMOS門電路

27、1CMOS與非門 圖3-28是一個(gè)兩輸入的CMOS與非門電路。T1、T2驅(qū)動(dòng)管串聯(lián)，T3、 T4負(fù)載管并聯(lián)。 當(dāng)A、B兩個(gè)輸入端均為高電平時(shí)，T1、T2導(dǎo)通，T3、 T4截止，、輸出為低電平。 當(dāng)A、B兩個(gè)輸入端中只要有一個(gè)為低電平時(shí)，T1、T2中必有一個(gè)截止，T3、T4中必有一個(gè)導(dǎo)通， 輸出為高電平。電路的邏輯關(guān)系為：,上一頁,下一頁,返回,3.3 CCMOS集成邏輯門電路,2. 或非門 圖3-29所示是一個(gè)兩輸入的CMOS或非門電路圖，T1、T2驅(qū)動(dòng)管并聯(lián)，T3、 T4負(fù)載管串聯(lián)。 當(dāng)A、B兩個(gè)輸入端均為低電平時(shí)，T1、T2截止，T3、T4導(dǎo)通，輸出Y為高電平。 當(dāng)A、B兩個(gè)輸入中有一個(gè)為

28、高電平時(shí)，T1、T2中必有一個(gè)導(dǎo)通，T3、T4中必有一個(gè)截止，輸出為低電平。電路的邏輯關(guān)系為：,上一頁,下一頁,返回,3.3 CCMOS集成邏輯門電路,3. CMOS傳輸門 傳輸門是數(shù)字電路中用來傳輸信號(hào)的一種基本單元電路。 （1）電路結(jié)構(gòu) CMOS傳輸門電路和符號(hào)如圖3-29所示，它是一種可控傳輸開關(guān)電路。T1為NMOS管，T2為PMOS管，T1、T2的源極和漏極分別連在一起，作為傳輸門的輸入端和輸出端，在兩管的柵極上，加上互補(bǔ)的控制信號(hào)C和， NMOS管和PMOS管的開啟電壓絕對(duì)值小于VDD/2。 （2）工作原理 當(dāng)C=1（接VDD）， =0（接地）時(shí)，若輸入信號(hào)ui接近于VDD ， UG

29、S10 V、 UGS2-VDD，故T1截止，T2導(dǎo)通；如輸入信號(hào)ui接近0，UGS1UDD、 UGSP0 V，則T1導(dǎo)通，T2截止；如果ui接近VDD/2，則T1、T2同時(shí)導(dǎo)通。所以在C=1（接VDD）， =0（接地）時(shí)，總有管子處于導(dǎo)通狀態(tài)，管子的導(dǎo)通電阻約幾百歐姆，就相當(dāng)于一個(gè)開關(guān)接通。 ,上一頁,下一頁,返回,3.3 CCMOS集成邏輯門電路,反之，當(dāng)C=0（接地）， =1（接地）時(shí)，ui在0UDD之間，T1、T2都截止， 這時(shí)截止電阻很高，可大于109歐姆，僅有皮安數(shù)量級(jí)的漏電流通過，相當(dāng)于開關(guān)斷開。 由于MOS管的結(jié)構(gòu)是對(duì)稱的，即源極和漏極可互換使用，因此傳輸門的輸入端和輸出端也可以

30、互換。故CMOS傳輸門具有雙向性，也稱雙向傳輸開關(guān)。 333 CMOS門電路系列及型號(hào)的命名法 CMOS邏輯門器件有三大系列: 4000系列、74C系列和硅氧化鋁系列。 1. 4000系列 表3-5列出了4000系列CMOS器件型號(hào)組成符號(hào)及意義。,上一頁,下一頁,返回,3.3 CCMOS集成邏輯門電路,2. 74C系列 74C系列有：普通74C系列、高速M(fèi)OS74HC/HCT系列及先進(jìn)的CMOS74AC/ACT系列。,上一頁,返回,3.4 門電路使用及連接的問題,3.4.1 TTL集成電路使用中應(yīng)注意的問題 1) 電源電壓（VCC）應(yīng)滿足在標(biāo)準(zhǔn)值5V+10%的范圍內(nèi)。 2) TTL電路的輸出

31、端所接負(fù)載，不能超過規(guī)定的扇出系數(shù)。 3) TTL門多余輸入端的處理方法。 (1). 與門和與非門 懸空, 相當(dāng)于邏輯高電平， 但通常情況下不這樣處理， 以防止干擾的竄入; ,下一頁,返回,3.4 門電路使用及連接的問題,接電源 ; 通過一個(gè)上拉電阻接至電源正端，或接標(biāo)準(zhǔn)高電平； 與其他信號(hào)輸入端并接使用;。 (2).或門和或非門 接地,如圖3-32(a) ; .通過一個(gè)電阻接至電源地如圖3-32(b)，或標(biāo)準(zhǔn)接低電平； .與其他信號(hào)輸入端并接使用，如圖3-32(c)。,上一頁,下一頁,返回,3.4 門電路使用及連接的問題,3.4 .2. CMOS集成電路使用中應(yīng)注意的問題 CMOS電路的輸入

32、端是絕緣柵極，具有很高的輸入阻抗，很容易因靜電感應(yīng)而被擊穿。因此在使用CMOS電路時(shí)應(yīng)遵守下列保護(hù)措施： （1）組裝調(diào)測時(shí)，所用儀器、儀表、 電路箱板等都必須可靠接地; （2）焊接時(shí)，采用內(nèi)熱式電烙鐵，功率不宜過大，烙鐵必須要有外接地線，以屏蔽交流電場，最好是斷電后再焊接; （3）CMOS電路應(yīng)在防靜電材料中儲(chǔ)存或運(yùn)輸; （4）CMOS電路對(duì)電源電壓的要求范圍比較寬，但也不能超出電源電壓的極限，更不能將極性接反，以免燒壞器件; (5) CMOS電路不用的多余輸入端都不能懸空，應(yīng)以不影響邏輯功能為原則分別接電源、地或與其他使用的輸入端并聯(lián)。輸入端接電阻為低電平（柵極沒有電流）。,上一頁,下一頁,

33、返回,3.4 門電路使用及連接的問題,3.4.3 CMOS電路與TTL電路的連接 1. TTL輸出驅(qū)動(dòng)CMOS輸入 (1) 當(dāng)TTL電路驅(qū)動(dòng)4000系列和HC系列CMOS時(shí)，如果電源電壓VCC與VDD均為5V時(shí)，從表3.6 TTL的74LS系列和CMOS的4000、74HC系列的輸入、輸出高電平和低電平，可以看出，TTL門的UOH不符合CMOS的UIH要求，為了很好解決這個(gè)電平匹配問題，在TTL門電路的輸出端外接一個(gè)上拉電阻RP，如圖3.33所示，使TTL門電路的UOH5V。如果CMOS的電源電壓較高，則TTL電路需采用OC門，在其輸出端接上拉電阻，如圖3.34所示，上拉電阻的大小將影響其工作

34、速度。則采用另一種方法用專用的CMOS接口電路（如CC4502、CC40109等）。,上一頁,下一頁,返回,3.4 門電路使用及連接的問題,當(dāng)TTL電路驅(qū)動(dòng)74HCT系列和74ACT系列的CMOS門電路時(shí)，因兩類電路性能兼容，故可以直接相連，不需要外加元件和器件。 2. CMOS輸出驅(qū)動(dòng)TTL輸入 74HC/74HCT系列CMOS的輸出高、低電平和74LS系列TTL的輸入高、 低電平如表3-7所示。由表可知，CMOS的輸出電平同TTL的輸入電平兼容。若CMOS電路的電源電壓為5 V時(shí)，則兩者可直接相連。當(dāng)CMOS電源電壓較高時(shí)，可采用專用的電平轉(zhuǎn)換電路或用三極管反相器作為接口電路。,上一頁,返回,圖3-1 二極管的伏安特性性曲線,返回,(a) (b),(a) 硅二極管的伏安特性性曲線 (b) 理想化的伏安特性性曲線,圖3-2 二極管開關(guān)特性等效電路,返回,(a) (b) (a) 導(dǎo)通時(shí) (b) 截止時(shí),圖