11 MOS存儲器.ppt

1、MOS存儲器,一存儲器的分類 1.只讀存儲器ROM（read only memory） (1).固定式只讀存儲器（掩膜編程ROM）（mask programmed ROM）; (2).可編程只讀存儲PROM(programmed ROM); 如熔絲型，一旦編程完畢，就不能改 以上兩類都是不揮發(fā)性的，斷電信息不會丟失,2.不揮發(fā)性讀寫存儲器NVRWM(non-volatile read-write memory) 習慣稱為可擦除型ROM. (1)可擦除型EPROM(erasable PROM)紫外光擦除，一次性全部擦除 （）電可擦除EEPROM(electrically erasable PRO

2、M)浮柵隧道結構，可逐字擦寫，速度快，不需從設備上取出價格較貴 （）閃爍型 復柵結構，比EEPROM簡單，通常用作可變信息的存儲,3.隨機存取存儲器RAM(random access memory) 揮發(fā)性的. （）靜態(tài)SRAM：采用雙穩(wěn)態(tài)觸發(fā)器作為存儲元件沒有外界觸發(fā)信號時，不改變狀態(tài)只要有電源，信號保持 （）動態(tài)DRAM，利用電容來存儲信息，需刷新 優(yōu)點：存儲單元的元件數(shù)少，單元面積小，功耗低，適 合大規(guī)模集成； 缺點：需要復雜的刷新電路，對時序有嚴格要求，速度 比靜態(tài)慢,4.順序存取存儲器SAM(sequential access memory) 非隨機存取的，存取次序受到限制: (1)

3、先進先出存儲器FIFO(first-in first-out ); (2)后進先出存儲器LIFO(last-in first-out ); (3)移位寄存器(shift register); (4)按內(nèi)容存取存儲器(contents-addressable memory,CAM).,二存儲器的結構,如果選擇位的信號來自片外或芯片上的其他部分時，會 造成無法封裝或連線的問題因此要采用譯碼的方法來減少 地址線的數(shù)目 通常存儲單元組成陣列形式地址分為列地址和行地 址行地址是使存儲器的一行可以讀和寫，列地址是從被選 擇的行中排選出所需要的字 以1M，字長為16為例，設計成1024*1024，一行有64

4、個字 (64*16=1024)，列地址需要位，產(chǎn)生16*64條列選擇線行地址為10位，產(chǎn)生1024條行選擇線,我們把行選擇線成為字線(word line)，把連接 輸入/輸出電路的列選擇線稱為位線(bit line),列,為了縮短存取時間和降低功耗，一般存儲單元上的電壓 擺幅都很?。ㄈ?.5v），無法達到外界所需要的正常幅 度，所以要加靈敏放大器,更大容量的存儲器要分成若干個存儲塊（BLOCK） 組合起來，并額外有塊地址來選擇其中的某一塊,三MOS動態(tài)隨機存取存儲器,存儲單元的工作原理 當W 時，導通，可以把數(shù)據(jù)寫入，存在Cs中，或從Cs中讀出數(shù)據(jù)數(shù)據(jù)“”和“”是以s上電荷的多少來辨別的 某行

5、的W時，該行的導通Cs與連通，Cs與位線電容CBL是并聯(lián)關系,(1) 讀操作 在讀之前，位線先預充到Vpre(約2.5V)當W=1， 導通電荷在CBL和Cs之間再分配，從而導致位線電平的 變化,：Cs上的初始電壓,：電荷再分配后的位線電壓,:電荷轉移比,一般為0.05PFCBL約為PF，電荷轉移比一般在1%-10%之間V250mv,討論： V很小，要有靈敏放大器； 轉移比要盡量大，在小面積得到盡可能大的電容是設計關鍵； 讀取過程是“破壞性”的，CS中的電荷量發(fā)生了變化，讀和刷新要結合在一起,(2) 寫操作 例如寫“”，先選擇指定的位線，B=1，然后升高字線使導通對Cs充電，這時會有閾值損失有效

6、方法是將自舉到大于VDD的值 寫“”的時侯是放電,.存儲單元的結構 一般采用三維結構，例如溝槽型，槽壁和槽底都作為電容的極板,Cs,3.靈敏放大器和偽單元,（1）靈敏放大器 由交叉耦合的CMOS反相器構成，接在每一列的中間。EQ=1，先將BLL和BLR左右兩條位線預充到 ，,使觸發(fā)器處在亞穩(wěn)點，然后EQ=0.,讀寫時位線上會出現(xiàn) ，當 足夠大時，SE=1，靈敏放大器工作，觸發(fā)器將根據(jù) 的情況，進入一個穩(wěn)定的狀態(tài)（0或1）。由于是正反饋，轉變非常迅速。 特點： 簡單，快速。輸入端和輸出端是合在一起的，放大 后的信號仍作用于位線上，可以對單元進行刷新，這是單管單元動態(tài)存儲器必需的。,（2）偽單元（

7、dummy cell） 存儲單元是單端結構，為了變成雙端差分式，要在靈敏放大器的左右兩端各增加一個偽單元，與正式單元完全一樣。 作用：（1）提供參考電壓; （2）減少或者補償各種干擾，防止兩側不相等的電位漂移和時鐘脈沖引起的耦合干擾，提高放大器靈敏度。,工作原理： EQ=1時，BLL和BLR被預充到 ，同時L=R=1,把偽單元也預充到 。在讀操作時，假如陣列左邊一個單元被選中，BLL將變化V，這同時R=1，使右邊的偽單元選擇而給出參考電壓，BLR= ，當BLL高于 時，輸出為1，否則為0。保證了放大器工作可靠。 討論： （1）將位線一分為二減小了位線的電容值，增加了電荷轉移比; （2）二邊完全

8、對稱非常重要。,四、MOS靜態(tài)隨機存取存儲器,SRAM不需要時鐘和刷新，工作穩(wěn)定，單元簡單，外 圍電路也比DRAM簡單,(1)MOS靜態(tài)存儲單元 用基本觸發(fā)器做為存貯單元，T3、T4是存取晶體管(NMOS傳輸門)。負載可以是R，飽和E/E，非飽和E/E，PMOS(CMOS)。 W=1時，可以寫入或讀出 W=0時，維持狀態(tài),目前用的最多的是電阻負載，用不摻雜的多晶硅做電阻。相比CMOS靜態(tài)單元，PMOS被改為電阻，連線問題被簡化，單元尺寸明顯減小。為了減小功耗，R較大,但會影響速度，也會使單元尺寸加大。CMOS的優(yōu)點是功耗小。,寫數(shù)據(jù)時，首先把數(shù)據(jù)傳給位線，然后W=1，數(shù)據(jù)就寫入了。 讀信息時，

9、先把位線B和都充到VDD/2，然后W=1，這可使位線上的信號差幅度減小，提高了速度。 目前，相同容量的SRAM價格是DRAM的8倍左右，面積則將近大4倍，所以SRAM常用于快速存儲的較低容量的RAM需求，比如Cache(緩存）等。,CMOS靜態(tài)存貯單元圖形,五、EPROM,(1)浮柵晶體管(floating-gate transistor),特點： 1在普通MOS管的柵與溝道之間插一多晶硅層，它與 誰也不連接，稱為浮柵 2因為有浮柵，跨導，VT （相比普通MOS管） 3 VT可以改變，即可以編程。當在源與柵漏之間加1520V的編程電壓時，DS方向強電場會引發(fā)雪崩效應，電子獲得足夠的能量（3.2

10、ev），借助VGS而穿過SiO2進入浮柵。所以浮柵晶體管也稱為浮柵雪崩注入MOS管(floating gate avalanche-injection MOS transistor-FAMOS) 當浮柵上電子積累時，也降低了氧化層上的電場，最后會達到平衡。如果撤去外電壓，浮柵上將為負電位，這等于加大了MOS管的VT。為了使MOS管導通，需要加更高的電壓克服浮柵上的負電荷的影響。,(2)EPROM工作原理 編程后的MOS管VGS=5V時已不能開啟(VGS7V)，等效為關斷，即字線和位線的交叉處不存在MOS管(狀態(tài)1)。沒有編程的MOS管VGS=5V可以打開(狀態(tài)0)。 由于浮柵被SiO2包圍，切

11、斷電源后電荷仍可以在浮柵上駐留若干年，即是不揮發(fā)性的。 強紫外光的光子能量為4.9ev，超過了SiO2和之間的勢壘高度。所以用紫外光照射時，浮柵上的電子會獲得能量，回到了襯底材料中。這樣就起到了擦除的作用。 討論：EPROM存儲單元簡單、緊湊，適宜制作大規(guī)模的ROM，價格較低，適合于不需要經(jīng)常重復編程的場合。,六、E2PROM,是浮柵晶體管的改進型：浮柵上有一延長區(qū)，它與漏之間的SiO2厚度只有10nm左右(浮柵是幾十100nm)。當柵-漏加上10V電壓時，E=109v/m，電子會由于遂道效應穿過氧化層到達浮柵。,優(yōu)點：編程可逆。VGD=10V時電子進入浮柵，擦除時VGD=-10V，電子從浮柵掃向襯底。 缺點： VT的控制難：VT不僅取決于浮柵上初始負電荷的數(shù)目，也取決于移走了多少負電荷。移走太多電荷可能會使MOS管成為耗盡型，字線為零時也導通。,解決方法： 單元中增加常規(guī)MOS管。 浮柵MOS管只完成儲存負電荷的功能。編程時，使浮柵MOS管VTVDD，擦除后，VTVDD，相當于常規(guī)MOS 管的源接地。 優(yōu)點：擦寫次數(shù)多，使用方便 缺點：單元