計(jì)算機(jī)組成原理

1、 計(jì)算機(jī)組成原理三、名詞解釋1.計(jì)算機(jī)系統(tǒng)：由硬件和軟件兩大部分組成，有多種層次結(jié)構(gòu)。2.主機(jī)：CPU、存儲(chǔ)器和輸入輸出接口合起來(lái)構(gòu)成計(jì)算機(jī)的主機(jī)。3.主存：用于存放正在訪問(wèn)的信息4.輔存：用于存放暫時(shí)不用的信息。5.高速緩存：用于存放正在訪問(wèn)信息的付本。6.中央處理器：是計(jì)算機(jī)的核心部件，由運(yùn)算器和控制器構(gòu)成。7.硬件：是指計(jì)算機(jī)實(shí)體部分，它由看得見(jiàn)摸得著的各種電子元器件，各類光、電、機(jī)設(shè)備的實(shí)物組成。軟件：指看不見(jiàn)摸不著，由人們事先編制的具有各類特殊功能的程序組成。8.系統(tǒng)軟件：又稱系統(tǒng)程序，主要用來(lái)管理整個(gè)計(jì)算機(jī)系統(tǒng)，監(jiān)視服務(wù)，使系統(tǒng)資源得到合理調(diào)度，高效運(yùn)行。應(yīng)用軟件：又稱應(yīng)用程序，它

2、是用戶根據(jù)任務(wù)需要所編制的各種程序。9.源程序：通常由用戶用各種編程語(yǔ)言編寫(xiě)的程序。目的程序：由計(jì)算機(jī)將其翻譯機(jī)器能識(shí)別的機(jī)器語(yǔ)言程序。10.總線：是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。11.系統(tǒng)總線：是指CPU、主存、I/O設(shè)備（通過(guò)I/O接口）各大部件之間的信息傳輸線。通信總線：是指用于計(jì)算機(jī)系統(tǒng)之間或者計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信）之間的通信的線路。按傳送方式分并行和串行。串行通信是指數(shù)據(jù)在單條1位寬的傳輸線上，一位一位的按順序分時(shí)傳送。并行通信是指數(shù)據(jù)在多條并行1位寬的傳輸線上，同時(shí)由源傳送到目的地。12.帶寬：?jiǎn)挝粫r(shí)間內(nèi)可以傳送的最大的信息量。13.機(jī)器字

3、長(zhǎng)：是指CPU一次并行處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。14.主存容量：是指主存中存放二進(jìn)制代碼的總位數(shù)。15.機(jī)器數(shù)：符號(hào)位數(shù)字化，0代表正數(shù)，1代表負(fù)數(shù)。16.定點(diǎn)數(shù)：小數(shù)點(diǎn)固定在某一位位置的數(shù)。17.浮點(diǎn)數(shù)：小數(shù)點(diǎn)的位置可以浮動(dòng)的數(shù)。18.補(bǔ)碼：帶符號(hào)數(shù)據(jù)表示方法之一，正數(shù)的反碼和原碼相同，負(fù)數(shù)的反碼是將二進(jìn)制按位取反后在最低位再加1.19.溢出：在計(jì)算機(jī)中，超出機(jī)器字長(zhǎng)，發(fā)生錯(cuò)誤的結(jié)果。20.非編碼鍵盤(pán)：采用軟件判斷鍵是否按下及設(shè)鍵、譯鍵、計(jì)算鍵值的方法的鍵盤(pán)。21.A/D轉(zhuǎn)換器：它能將模擬量轉(zhuǎn)換成數(shù)字量，是計(jì)算機(jī)的輸入設(shè)備。22.I/O接口：指主機(jī)與I/O設(shè)備之間設(shè)置的一

4、個(gè)硬件電路及器相應(yīng)的軟件控制。23.端口：指接口電路中的一些寄存器，用來(lái)存放數(shù)據(jù)信息、控制信息和狀態(tài)信息。24.中斷：計(jì)算機(jī)在執(zhí)行程序的過(guò)程中，當(dāng)出現(xiàn)異常情況或特殊請(qǐng)求時(shí)，計(jì)算機(jī)停止現(xiàn)行程序的運(yùn)行轉(zhuǎn)向?qū)@些異常情況或特殊請(qǐng)求處理，處理結(jié)束后再返回到現(xiàn)行程序的間斷處，繼續(xù)執(zhí)行源程序。25.中斷源：凡能向CPU提出中斷請(qǐng)求的各種因素統(tǒng)稱為中斷源。26.中斷嵌套：計(jì)算機(jī)在處理中斷的過(guò)程中，有可能出現(xiàn)新的中斷請(qǐng)求，此時(shí)CPU暫停現(xiàn)行中斷服務(wù)程序，轉(zhuǎn)向新的中斷請(qǐng)求，這種現(xiàn)象稱為中斷嵌套。27.優(yōu)先級(jí)：為使系統(tǒng)能及時(shí)響應(yīng)并處理發(fā)生的所有中斷，系統(tǒng)根據(jù)引起中斷事件的重要性和緊迫程度，硬件將中斷源分為若干個(gè)級(jí)

5、別。28.DMA方式：用硬件在主存與外設(shè)之間直接進(jìn)行數(shù)據(jù)傳送，不須CPU，用軟件控制。29.指令系統(tǒng)：將全部機(jī)器指令的集合稱為機(jī)器的指令系統(tǒng)。30.尋址方式：是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式和指令功能。31.指令周期：完成一條指令的時(shí)間，由若干機(jī)器周期組成。機(jī)器周期：完成摸個(gè)獨(dú)立操作，由若干時(shí)鐘周期組成。時(shí)鐘周期：最基本時(shí)間單位，由主頻決定。32.微操作：在微程序控制器中，執(zhí)行部件接受微指令后所進(jìn)行的最基本的操作。33.微指令：控制器存儲(chǔ)的控制代碼，分為操作控制部分和順序控制部分，由微命令組成。34.微程序：存儲(chǔ)在控制存儲(chǔ)

6、器中的完成指令功能的程序，由微指令組成。35.控制存儲(chǔ)器：CPU內(nèi)用于存放實(shí)現(xiàn)指令系統(tǒng)全部指令的微程序的只讀存儲(chǔ)器。二、計(jì)算3.14. 設(shè)總線的時(shí)鐘頻率為8MHZ，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，因?yàn)橐粋€(gè)總線周期等于一個(gè)時(shí)鐘周期所以：總線帶寬=16/（1/8M） = 128Mbps=16MBps3.15. 在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHZ，假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？解：總線傳輸周期=4*1/66M

7、秒總線的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbps=66MBps若想提高數(shù)據(jù)傳輸率，可以提高總線時(shí)鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時(shí)鐘周期個(gè)數(shù)。3.16. 在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：（1+8+1+2）*120=1440bps比特率為：8*120=960bps4.5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量

8、。存儲(chǔ)器帶寬 = 1/200ns 32位 = 160M位/秒 = 20MB/秒（注：1ns=10-9s）4.7. 一個(gè)容量為16K32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1K4：（16K32） / （1K4） = 168 = 128片2K8：（16K32） / （2K8） = 84 = 32片4K4：（16K32） / （4K4） = 48 = 32片16K1：（16K32）/ （16K1）

9、= 132 = 32片4K8：（16K32）/ （4K8） = 44 = 16片8K8：（16K32） / （8K8） = 24 = 8片6.4. 設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位在內(nèi)），寫(xiě)出對(duì)應(yīng)下列各真值的原碼、補(bǔ)碼和反碼。 -13/64，-87解：真值與不同機(jī)器碼對(duì)應(yīng)關(guān)系如下：真值 -13/64 -87原碼 1.001 1010 1，101 0111補(bǔ)碼 1.1100110 1，0101001反碼 1.1100101 1，01010006.5. 已知x補(bǔ)，求x原和x。x1補(bǔ)=1.1100; x2補(bǔ)=1.1001; x4補(bǔ)=1.0000;x5補(bǔ)=1,0101; x6補(bǔ)=1,1100; x8補(bǔ)

10、=1,0000;解：x補(bǔ)與x原、x的對(duì)應(yīng)關(guān)系如下：真值 -1/4 -7/16 -1 -11 -4 -16x補(bǔ) 1.1100 1.1001 1.0000 1,0101 1,1100 1,0000x原 1.0100 1.0111 無(wú) 1,1011 1,0100 無(wú)x -0.0100 -0.0111 -1.0000 -1011 -0100 -100006.9. 當(dāng)十六進(jìn)制數(shù)9B和FF分別表示為原碼、補(bǔ)碼、反碼、移碼和無(wú)符號(hào)數(shù)時(shí)，所對(duì)應(yīng)的十進(jìn)制數(shù)各為多少（設(shè)機(jī)器數(shù)采用一位符號(hào)位）？解：真值和機(jī)器數(shù)的對(duì)應(yīng)關(guān)系如下：原碼 補(bǔ)碼 移碼 無(wú)符號(hào)數(shù)9BH -27 -101 +27 155原碼 補(bǔ)碼 移碼 無(wú)符號(hào)

11、數(shù)FFH -128 -1 +128 2566.12. 設(shè)浮點(diǎn)數(shù)格式為：階碼5位（含1位階符），尾數(shù)11位（含1位數(shù)符）。寫(xiě)出-27/1024、-86.5所對(duì)應(yīng)的機(jī)器數(shù)。要求如下：（1）階碼和尾數(shù)均為原碼。（2）階碼和尾數(shù)均為補(bǔ)碼。（3）階碼為移碼，尾數(shù)為補(bǔ)碼。解：據(jù)題意畫(huà)出該浮點(diǎn)數(shù)的格式：階符1位 階碼4位 數(shù)符1位 尾數(shù)10位將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制: x1= -27/1024= -0.0000011011B = 2-5*(-0.11011B）x3=-86.5=-1010110.1B=27*(-0.10101101B)則以上各數(shù)的浮點(diǎn)規(guī)格化數(shù)為：（1）x1原=1，0101；1.110 110

12、000 0x3原=0，0111；1.101 011 010 0（2）x1補(bǔ)=1，1011；1.001 010 000 0x3補(bǔ)=0，0111；1.010 100 110 0（3）x1移補(bǔ)=0，1011；1.001 010 000 0x3移補(bǔ)=1，0111；1.010 100 110 06.19. 設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算下列各題。（2）A=19/32，B=-17/128，求A-B。（4）A=-87，B=53，求A-B。解：（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001BA補(bǔ)=00.100 1100, B補(bǔ)=11.1

13、10 1111 , -B補(bǔ)=00.001 0001A-B補(bǔ)=A補(bǔ)+-B補(bǔ)=00.1001100 + 00.0010001=00.1011101 無(wú)溢出A-B= 0.101 1101B = 93/128B（4）A= -87= -101 0111B, B=53=110 101BA補(bǔ)=11, 010 1001, B補(bǔ)=00, 011 0101, -B補(bǔ)=11, 100 1011A-B補(bǔ)=A補(bǔ)+-B補(bǔ)= 11,0101001 + 11,1001011= 10,1110100 溢出6.21. 用原碼加減交替法和補(bǔ)碼加減交替法計(jì)算xy。（2）x=-0.10101， y=0.11011；（4）x=13/32

14、， y= -27/32。（2）x原=1.10101 x*=0.10101 X*補(bǔ)=1.01011 XfYf=10.10101 +1.00101 1.11010 01.10100 +0.110110.01111 00.11110 +1.00101 0.00011 0110.00110 +1.00101 1.01011 01100.10110 +0.11011 1.10001 011001.00010 +0.11011 1.11101 011000y原=0.11011 y*=0.11011 Y*補(bǔ)=0.11011 -y*補(bǔ)=1.00101x/y原=1.11000（4）做法相同，打表格太累，僅給出結(jié)

15、果。x/y原=1.01111三、應(yīng)用4.14. 某8位微型機(jī)地址碼為18位，若使用4K4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：（1）該機(jī)所允許的最大主存空間是多少？（2）若每個(gè)模塊板為32K8位，共需幾個(gè)模塊板？（3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？（4）共有多少片RAM？（5）CPU如何選擇各模塊板？解：（1）該機(jī)所允許的最大主存空間是：218 8位 = 256K8位 = 256KB（2）模塊板總數(shù) = 256K8 / 32K8 = 8塊（3）板內(nèi)片數(shù) = 32K8位 / 4K4位 = 82 = 16片（4）總片數(shù) = 16片8 = 128片（5）CPU通過(guò)最高3位地址譯碼輸出選擇模板

16、，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：4.29. 假設(shè)CPU執(zhí)行某段程序時(shí)共訪問(wèn)Cache命中4800次，訪問(wèn)主存200次，已知Cache的存取周期為30ns，主存的存取周期為150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間和效率，試問(wèn)該系統(tǒng)的性能提高了多少倍？解：Cache被訪問(wèn)命中率為：4800/(4800+200)=24/25=96%則Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間為：ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系統(tǒng)的訪問(wèn)效率為：e=tc/ta*100%=30/34.8*100%=86.2%性能為原來(lái)的150n

17、s/34.8ns=4.31倍，即提高了3.31倍。例7.2設(shè)相對(duì)尋址的轉(zhuǎn)移指令占3個(gè)字節(jié)，第一字節(jié)為操作碼，第二，三字節(jié)為相對(duì)位移量（補(bǔ)碼表示）。而且數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放方式。每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（PC）+1 PC。（1） 若PC當(dāng)前值為240（十進(jìn)制），要求轉(zhuǎn)移到290（十進(jìn)制），則轉(zhuǎn)移指令的第二、三字節(jié)的機(jī)器代碼是什么？（2） 若PC當(dāng)前值為240（十進(jìn)制），要求轉(zhuǎn)移到200（十進(jìn)制），則轉(zhuǎn)移指令的第二、三字節(jié)的機(jī)器代碼是什么？解:（1）PC當(dāng)前值為240，該指令取出后PC值為243，要求轉(zhuǎn)移到290，即相對(duì)位移量為290-243=47，轉(zhuǎn)換

18、成補(bǔ)碼為2FH。由于數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放方式，故該轉(zhuǎn)移指令的第二字節(jié)為2FH，第三字節(jié)為00H。（2）PC當(dāng)前值為240，該指令取出后PC值為243，要求轉(zhuǎn)移到200，即相對(duì)位移量為200-243=-43，轉(zhuǎn)換成補(bǔ)碼為D5H。由于數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放方式，故該轉(zhuǎn)移指令的第二字節(jié)為D5H，第三字節(jié)為FFH。例7.3一條雙字長(zhǎng)直接尋址的子程序調(diào)用指令，其第一個(gè)字為操作碼喝尋址特征，第二個(gè)字為地址碼5000H。假設(shè)PC當(dāng)前值為2000H，SP的內(nèi)容為0100H，棧頂內(nèi)容為2746H，存儲(chǔ)器按字節(jié)編址，而且進(jìn)棧操作時(shí)執(zhí)行（SP）-P，后存入數(shù)據(jù)。試回答下

19、列幾種情況下，PC、SP及棧頂內(nèi)容各為多少？（1） CALL指令被讀取前。（2） CALL指令被執(zhí)行后。（3） 子程序返回后。解CALL指令被讀取前，PC=2000H，SP=0100H，棧頂內(nèi)容為2746H。（1） CALL指令被執(zhí)行后，猶豫存儲(chǔ)器按字節(jié)編制，CALL指令供占4個(gè)字節(jié)，故程序斷電2004H進(jìn)棧，此時(shí)SP=（SP）-2=00FEH，棧頂內(nèi)容為2004H，PC被更新為子程序入口地址5000H。（2） 子程序返回后，程序斷點(diǎn)出棧，PC=2004H，SP被修改為0100H，棧頂內(nèi)容為2746H。7.6某指令系統(tǒng)字長(zhǎng)為16位，地址碼取4位，試提出一種方案，使該地址系統(tǒng)有8條三地址指令、1

20、6條二地址指令、100條一地址指令。解：OP A2 A1 A0 三地址指令8條0000 0111 OP A1 A0 二地址指令16條10000000 10001111 OP A0 一地址指令100條110000000000 110001100011 7.7設(shè)指令字長(zhǎng)為16位，采用擴(kuò)展操作碼技術(shù)，每個(gè)操作碼的地址為6位。如果定義了13條二地址指令，試問(wèn)還可安排多少條一地址指令。解：（24-3）*26=3*64=192條7.8某機(jī)指令字長(zhǎng)16位，每個(gè)操作數(shù)的地址碼為6位，設(shè)操作碼長(zhǎng)度固定，指令分為零地址，一地址和二地址三種格式，若零地址指令有M種，以抵制指令有N種，則二地址指令最多有幾種？若操作碼

21、位數(shù)可變，則二地址指令最多允許有幾種？解：1）若采用定長(zhǎng)操作碼時(shí)，二地址指令格式如下：OP（4位） A1（6位） A2（6位）設(shè)二地址指令有K種，則：K=24-M-N當(dāng)M=1（最小值），N=1（最小值）時(shí)，二地址指令最多有：Kmax=16-1-1=14種2）若采用變長(zhǎng)操作碼時(shí)，二地址指令格式仍如1）所示，但操作碼長(zhǎng)度可隨地址碼的個(gè)數(shù)而變。此時(shí)，K= 24 -（N/26 + M/212 ）；當(dāng)（N/26 + M/212 ）1時(shí)（N/26 + M/212 向上取整），K最大，則二地址指令最多有：Kmax=16-1=15種（只留一種編碼作擴(kuò)展標(biāo)志用。）9.5設(shè)機(jī)器A的CPU主頻為8MHz，機(jī)器周期為

22、4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS，試求該機(jī)的平均指令周期和機(jī)器周期，每個(gè)指令周期中含幾個(gè)機(jī)器周期？如果機(jī)器B的CPU主頻為12MHz，且機(jī)器周期也含有4個(gè)時(shí)鐘周期，試問(wèn)B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?A.CLK=8MHz T=1/8MHz=0.125us機(jī)器周期=4*T=0.5us因?yàn)閳?zhí)行速度為0.4MIPS 所以平均指令周期=1/0.4MIPS=2.5us2.5us/0.5us=5個(gè) 所以每個(gè)指令含有5條機(jī)器指令B.T=1/f=1/12MHz=1/12us 機(jī)器指令=4*T=1/3us 指令周期=5*1/3=5/3us平均指令執(zhí)行速度 1/(5/3)=0.6MIP

23、S9.6設(shè)某計(jì)算機(jī)的CPU主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，試問(wèn)該計(jì)算機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若CPU主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，試問(wèn)B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?1.CLK=8MHz 平均指令執(zhí)行速度1/(1/8M*2*4)=1MIPS2.指令周期=4*4*1/8=2us 執(zhí)行速度=1/(1/8M*4*4)=0.5MIPS9.7某CPU的主頻為10MHz，若已知每個(gè)機(jī)器周期平均含有4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為1MIPS，試求該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若CUP主頻不變

24、，但每個(gè)機(jī)器周期平均含有4個(gè)時(shí)鐘周期，每條指令平均有4個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？由此可得出什么結(jié)論1.平均指令周期=1/1MIPS=1us T=1/f=0.1us T機(jī)=4*T=0.4us因?yàn)?us/0.4us=2.5 所以每個(gè)指令包含2.5個(gè)機(jī)器周期2.T=0.4us 速度=1/(0.4*2.5*4)=0.25MIPS3.因?yàn)樗俣?0.8MIPS 所以T指=1/0.8us因?yàn)門指=4*2.5*T 所以T=1/8us 所以 f=1/T=8MHz四、簡(jiǎn)答1.馮諾依曼機(jī)主機(jī)主要特點(diǎn)。1計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備五大部件組成。2.指令和數(shù)據(jù)一同等地

25、位存放于存儲(chǔ)器內(nèi)，并可按地址尋訪。3.指令和數(shù)據(jù)均用二進(jìn)制表示。4.指令由操作嗎和地址碼組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存儲(chǔ)器中的位置。5.采用存儲(chǔ)控制原理，指令在存儲(chǔ)器內(nèi)按順序存放。通常指令是順序執(zhí)行的，在特定條件下，可根據(jù)運(yùn)算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。6.機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳說(shuō)通過(guò)運(yùn)算器完成。2.計(jì)算機(jī)硬件主要技術(shù)指標(biāo)，軟件定義與分類。計(jì)算機(jī)硬件主要技術(shù)指標(biāo)：機(jī)器字長(zhǎng)、存儲(chǔ)容量、運(yùn)算速度、主頻等。軟件定義：看不見(jiàn)摸不著，由人們事先編制的具有各類特殊功能的程序組成。分類：系統(tǒng)軟件和應(yīng)用軟件。3.計(jì)算機(jī)組成部分與個(gè)部分作用。運(yùn)算器：用

26、來(lái)完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)。存儲(chǔ)器：用來(lái)存放數(shù)據(jù)和程序?？刂破鳎河脕?lái)控制、指揮程序和數(shù)據(jù)的輸入、運(yùn)行以及處理器運(yùn)算結(jié)果。輸入設(shè)備：用來(lái)將人們熟悉的信息形式轉(zhuǎn)換為機(jī)器能識(shí)別的信息形式，常見(jiàn)的有鍵盤(pán)、鼠標(biāo)等。輸出設(shè)備：可將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式，如打印機(jī)輸出，顯示器輸出等。4.總線定義與分類方法，系統(tǒng)總線定義與分類方法。總線定義：總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。分類：片內(nèi)總線 系統(tǒng)總線 通信總線系統(tǒng)總線定義：系統(tǒng)總線是指CPU、主存、I/O設(shè)備（通過(guò)I/O接口）各大部件之間的信息傳輸線。分類： 數(shù)據(jù)總線 地址總線 控制總線5.什

27、么是總線標(biāo)準(zhǔn)，目前流行的總線標(biāo)準(zhǔn)有哪些。所謂總線標(biāo)準(zhǔn)可視為系統(tǒng)與各模塊，模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。ISA總線、EISA總線、PCI總線、RS232C總線、IEEE-488(并行通信總線又稱GP-IP總線)USB總線。6.三級(jí)存儲(chǔ)器系統(tǒng)中各級(jí)存儲(chǔ)器特點(diǎn)與用途，分哪兩個(gè)層次。1主存 特點(diǎn)：隨機(jī)訪問(wèn)、速度快。容量大。用途：存放CPU使用的程序和數(shù)據(jù)。輔存 特點(diǎn)：容量大、速度慢、價(jià)格低、可脫機(jī)保存信息。用途：存放大量后備數(shù)據(jù)緩存 特點(diǎn)：速度快、容量小、價(jià)格高 用途：用于主存與輔存之間作為緩沖，正在使用的程序和數(shù)據(jù)的付本。2緩存-主存層次和主存-輔村層次。7.半導(dǎo)體存儲(chǔ)器RAM與ROM特點(diǎn)與用

28、途。RAM特點(diǎn)：可讀可寫(xiě)掉電后信息丟失，存臨時(shí)信息。用途：主要做內(nèi)存ROM特點(diǎn)：只讀不寫(xiě)掉電后信息不丟失，存長(zhǎng)期信息。用途：主要做控制存儲(chǔ)器8.動(dòng)態(tài)RAM與靜態(tài)RAM特點(diǎn)與用途，DRAM刷新方式與主要優(yōu)點(diǎn)。靜態(tài)RAM特點(diǎn)：信息讀出后，仍保持其原有狀態(tài)，不需要再生。用途：用于Cache動(dòng)態(tài)RAM特點(diǎn)：靠電容存儲(chǔ)電荷的原理來(lái)寄存信息。用途：組成內(nèi)存/主存。DRAM刷新方式集中刷新：集中刷新是在規(guī)定的一個(gè)刷新周期內(nèi)對(duì)全部存儲(chǔ)單元集中一段時(shí)間逐行進(jìn)行刷新，此刻必須停止讀寫(xiě)操作。分散刷新：分散刷新是指對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)存儲(chǔ)周期內(nèi)完成。異步刷新：異步刷新是前兩種方式的結(jié)合，它即可縮短“死時(shí)間”

29、，又充分利用最大刷新間隔2ms的特點(diǎn)。優(yōu)點(diǎn)：?jiǎn)蝹€(gè)MOS管組成，集成度高，速度較SRAM慢，價(jià)格低，9.Cache工作原理特點(diǎn)，地址映射方式與替換算法。原理：利用程序訪問(wèn)的局部性，近期用到信息存于cache。地址映射方式：直接映射、全相聯(lián)映射、組相聯(lián)映射、替換算法：先進(jìn)先出算法（FIFO）、近期最少使用算法（LRU）、隨機(jī)法。10.主機(jī)與外設(shè)交換信息采用中斷與DMA方式特點(diǎn)與應(yīng)用場(chǎng)合。中斷方式：特點(diǎn)：CPU與外設(shè)并行工作，效率高應(yīng)用場(chǎng)合：管理多種外設(shè)并行工作、進(jìn)行實(shí)時(shí)處理、進(jìn)行故障自動(dòng)處理DMA方式：特點(diǎn)：1從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送。2從CPU響應(yīng)時(shí)間看，程序中

30、斷方式是在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)，而DMA方式可在指令周期內(nèi)的任一存取周期結(jié)束時(shí)響應(yīng)。3程序中斷方式有處理異常事件能力，DMA方式?jīng)]有這種能力，主要用于大批數(shù)據(jù)的傳送，如硬盤(pán)存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量。4程序中斷方式需要中斷現(xiàn)行程序，故需保護(hù)現(xiàn)場(chǎng)；DMA方式不中斷現(xiàn)行程序，無(wú)須保護(hù)現(xiàn)場(chǎng)。5DMA的優(yōu)先級(jí)比程序中斷的優(yōu)先級(jí)高。應(yīng)用場(chǎng)合：高速設(shè)備 如硬盤(pán)11.I/O端口與接口的區(qū)別，I/O接口分類方法。端口：接口內(nèi)部寄存器有I/O地址號(hào)。一般分為數(shù)據(jù)口、命令口和狀態(tài)口。接口：若干端口加上相應(yīng)的控制電路組成。接口分類：按數(shù)據(jù)傳送方式分串行接口和并行接口按功能選擇的靈活性分為可編程接口和不可編程接口按通用性分