微機原理與接口技術第4章微機存儲器.ppt

微機原理與接口技術,第 4 章 微機存儲器,教案,第 4 章 微機存儲器,4.1 半導體存儲器 4.2 存儲器與系統(tǒng)的連接 4.3 現(xiàn)代存儲器體系結構 習題例,半導體存儲器的性能指標,由于半導體存儲器具有集成度高、功耗低、可靠性好、存取速度快、成本低等優(yōu)點，是構成存儲器的最主要的器件。 存儲容量：存儲器容量是數(shù)據(jù)存儲能力的指標，以字節(jié)為單位編址，存儲器容量用最大字節(jié)數(shù)描述。 存取速度：存儲器存取速度用最大存取時間或存取周期描述。存儲器存取時間定義為從接收到存儲單元的地址碼開始，到它取出或存入數(shù)據(jù)為止所需時間（單位為納秒, ns）。 功耗：功耗用存儲單元功耗（W/單元），或存儲芯片功耗（mW/芯片）描述。功耗指標也涉及到到芯片集成度。 可靠性：可靠性是指存儲器對電磁場、溫度等外界變化因素的抗干擾能力，一般用平均無故障時間描述。,半導體存儲器的分類,常用半導體存儲器件的特點,雙極型RAM：存取速度快，與MOS型RAM相比集成度低、功耗大、成本高。 MOS型RAM：制造工藝簡單、集成度高、功耗低、價格便宜，存取速度不及雙極型RAM。靜態(tài)RAM（SRAM）以雙穩(wěn)態(tài)觸發(fā)器做基本存儲電路，集成度較高。動態(tài)RAM （DRAM）利用電容電荷存儲信息，需附加刷新電路，采用的元件比靜態(tài)RAM少，集成度更高，功耗更小。DRAM優(yōu)于SRAM。 EPROM：是可用紫外線進行（脫線）擦除，用編程器固化信息的ROM。EPROM可以多次改寫，但編程速度較慢。 E2PROM：是可用特定電信號進行（在線）擦除和編程的ROM。 E2PROM比EPROM使用方便，但存取速度較慢，價格也較高。 快擦寫存儲器：在E2PROM基礎上發(fā)展的，比E2PROM擦除和改寫速度快得多。,基本存儲電路,半導體存儲器芯片是把成千上萬個基本存儲電路以矩陣陣列的組織形式（稱為存儲體）集成在數(shù)平方厘米上的大規(guī)模集成電路。 基本存儲電路是存儲一位二進制信息的電路，由一個具有兩個穩(wěn)定狀態(tài)（“0”和“1”）的電子元件組成。,六管靜態(tài)基本存儲電路 單管動態(tài)基本存儲電路,存儲芯片的基本組成,（以靜態(tài)存儲器為例） 半導體存儲器芯片通常由存儲矩陣、單元地址譯碼、數(shù)據(jù)緩沖/驅(qū)動和讀/寫控制邏輯四部分組成。 存儲器芯片的引腳主要有存儲單元地址線Am-1A0 、數(shù)據(jù)線Dn-1D0 、片選通線CS（CE）、讀/寫控制線OE和WE等。,存儲器芯片的容量表示,存儲器芯片的容量表示： 存儲芯片的單元數(shù)單元位數(shù) 例如，1 K4 8 K1 16K8 存儲器芯片組成存儲器的芯片數(shù)計算： 存儲器字節(jié)數(shù) 8 芯片單元數(shù) 芯片位數(shù) 例如，設計一個64KB的RAM存儲器: 若用靜態(tài)RAM 6116（2K8）芯片組成，則 64/21=32 片; 若用動態(tài)RAM 2116（16K1）芯片組成，則 64/168=32片，32片分成4組，每組8片。,常用存儲器芯片的組成特性,數(shù)據(jù)線的連接： 存儲器芯片的數(shù)據(jù)端Dn-1D0可以直接和系統(tǒng)數(shù)據(jù)總線（DB）相應的數(shù)據(jù)位掛接起來。 地址線的連接： 存儲器芯片的地址端Am-1A0可以直接和系統(tǒng)地址總線（AB），從A0開始的低位地址部分相應的地址線掛接起來。,數(shù)據(jù)線、地址線的連接,讀/寫控制線的連接,CPU讀/寫操作控制信號(M/IO，RD和WR)進行邏輯組合，產(chǎn)生存儲器讀MEMR和存儲器寫MEMW信號，分別接存儲器芯片的讀允許OE信號和寫允許WE信號 。,當單個存儲器芯片的容量不能滿足存儲器容量要求時，需要用多個存儲器芯片組合，以擴充存儲器的容量。 擴充存儲器容量的連接方法： 位擴充擴充存儲單元（字節(jié)）的數(shù)據(jù)位數(shù)。 （芯片的單元位數(shù)為1位或4位時，需做位擴充。） 字節(jié)擴充擴充存儲單元的字節(jié)個數(shù)。 （芯片的單元數(shù)小于存儲器字節(jié)數(shù)時，需做字節(jié)擴充。）,存儲器容量的擴充,位擴充連接示意圖,字節(jié)擴充連接示意圖, CPU對存儲單元的尋址必須要保證其尋址惟一性。 存儲器單元尋址分兩級進行： 1. 根據(jù)片選地址碼，通過存儲器芯片外部譯碼電路，產(chǎn)生存儲器芯片選通信號（CS）； 2. 在片選信號有效的前提下，根據(jù)片內(nèi)地址碼由芯片內(nèi)部譯碼電路，產(chǎn)生片內(nèi)尋址，選中該芯片中（惟一的）一個存儲單元。 產(chǎn)生存儲器片選信號的方法： 線選譯碼法 局部（部分）譯碼法 全局（完全）譯碼法,片選信號的產(chǎn)生,片選信號的譯碼電路例,存儲器設計應用例,用8K4位的RAM存儲芯片和8K8 位的ROM存儲芯片，組成8KB RAM和16KB ROM的存儲器。 RAM存儲器地址：0000H1FFFH; ROM存儲器地址：C000HFFFFH。 設計存儲器與系統(tǒng)數(shù)據(jù)總線D7D0、地址總線A15A0，譯碼電路和讀/寫控制線的連接。,存儲器應用例圖,微機內(nèi)存儲器組織,微機內(nèi)存空間結構由多個模塊（板）構成內(nèi)存儲器空間。,存儲器模塊/板結構,IBM PC微機內(nèi)存空間分配,微機存儲器設計要點, 芯片的選擇（類型、存儲容量、存取速度） 總線的負載（需要時增加緩沖/驅(qū)動器） 速度的匹配（需要時設計“READY” 電路） 地址的分配（實現(xiàn)分級地址譯碼） 必須保證對存儲單元尋址的惟一性,高性能微機系統(tǒng)的高速度、大容量、低價格是評價存儲器性能和存儲體系設計主要的三大指標。 提高存儲器體系性能的三大技術： 提高信息吞吐量的 多體存儲器（并行主存）結構 提高CPU訪存速度的 高速緩沖存儲器（ Cache ） 擴大編程邏輯空間的 虛擬存儲器（Virtual Memory）,現(xiàn)代存儲器技術,微機存儲器體系結構,并行主存儲器結構,存儲器的操作，如果一次只訪問一個存儲字，其存取速度成為限制微機系統(tǒng)速度提高的瓶頸問題。 多體存儲器結構（并行主存儲器）結構，是高速流水型微機典型的主存結構。 并行主存儲器的基本原理：采用字長w位的n個容量相同的存儲器，并行連接組成一個更大的存儲器（多體）。多體存儲器在一個存取周期內(nèi)并行存取n個字，即在單位時間內(nèi)存儲器提供的信息量擴大了n倍，有效地提高了單位時間內(nèi)信息的吞吐率。 并行主存儲器結構： 單體多字并行主存 多體交叉存取并行主存,單體多字并行主存結構,單體多字并行主存結構是多個并行存儲器共用一套地址寄存器和地址譯碼器，多個字使用同一個地址編碼并行訪問各自對應存儲單元，這樣CPU每訪問一個地址就可以同時讀/寫多個存儲字。 單體多字并行主存結構示意圖,高速緩沖存儲器,現(xiàn)代存儲器系統(tǒng)是用靜態(tài)RAM組成一個小容量存儲器，稱為高速緩沖存儲器（Cache）；用動態(tài)RAM（DRAM）組成大容量的主存儲器，構成一個兩級存儲器結構，既Cache主存結構。 Cache位于主存與微處理器之間，其容量一般為（832）KB。高檔微處理器（如，80486，Pentium ）甚至在微處理器芯片內(nèi)又集成了Cache，形成了兩級Cache結構。,Cache存儲系統(tǒng)基本結構,Cache地址映像方法,應用某種函數(shù)把主存地址映像到Cache中定位，稱作Cache地址映像。 當主存信息按這種映像關系裝入Cache后，訪問主存的地址應變換為相應的Cache地址。要能實現(xiàn)這一點，將主存和Cache的存儲空間劃分成若干大小相同的頁（或稱塊）。由于主存空間大，Cache空間小，因此，必須讓Cache的一個頁與主存的若干個頁相對應，即若干主存地址將映射成同一個Cache地址。 Cache地址映像方式： 直接映像、全相聯(lián)映像、組相聯(lián)映像,Cache替換策略,先進先出（FIFO）策略 FIFO按調(diào)入Cache的先后決定淘汰的順序，即在需要更新時，總是淘汰最先調(diào)入Cache的頁。這種方法容易實現(xiàn)，系統(tǒng)開銷（為實現(xiàn)替換算法而系統(tǒng)花費的時間）少，但不一定合理。因為有些頁雖然調(diào)入較早，但仍可能在使用。 近期最少使用（LRU）策略 為Cache的各頁建立一個LRU（Least Recently Used）表，隨時記錄它們的調(diào)用情況。當需要替換時，將在最近一段時間內(nèi)使用最少的頁予以替換。顯然，這是按調(diào)用頻繁程度決定淘汰的順序，比較合理，Cache的訪問命中率較高。但是比FIFO策略復雜，系統(tǒng)開銷稍大。,虛擬存儲器,虛擬存儲器（Virtual Memory）是建立在主存輔存物理結構基礎之上，由負責主存輔存之間信息調(diào)度的硬件裝置存儲管理部件（MMU）和操作系統(tǒng)的存儲管理軟件所組成的一種存儲體系層次。 主存輔存存儲系統(tǒng)對于應用者來說，好像有一個比實際主存大得多的，可使編程空間不受限制的虛（主）存空間存在，并可用接近主存的速度在這個虛擬存儲器上運行。,虛擬存儲器地址的轉換,虛擬存儲器采用軟件和硬件的綜合技術，將主存和輔存的地址空間統(tǒng)一編址，用戶采用虛地址（邏輯地址）分模塊進行編程。 虛地址對應的存儲空間稱為虛存空間（如，Pentium微機的虛存空間為64TB，主存空間為64GB ）。 實際的主存（物理）地址稱為實地址。 虛地址轉換為對應的實地址是MMU的核心管理內(nèi)容。 虛擬存儲器一般有頁式、段式、段頁式 三種管理方式。,習題4.2，習題4.3,4.2 8086/8088系統(tǒng)為最小模式，當從存儲器20000H地址單元讀取一個字節(jié)數(shù)據(jù)時，給出對存儲器的控制信號和它們的有效邏輯電平。 8086/8088系統(tǒng)為讀總線周期，M/IO，RD，WR，DEN，DT/R的邏輯電平分別為高，低，高，低，低，即邏輯1，0，1，0，0。 4.3 若用1K1位RAM芯片組成16KB的存儲器，需要多少芯片？在地址線中有多少位參與芯片內(nèi)單元尋址？用多少位做芯片組選擇信號？（設地址總線為16位） 用1K1位RAM芯片組成16KB的存儲器，一共需要128片（8片一組，16組），需要16個芯片組選擇信號。在A15A0（16位）地址線中，用A9A0（10位）做芯片1K（210）單元的尋址，用A13A10（4位）做16（24）個芯片組的選擇信號。,習題4.4,4.4 某存儲器子系統(tǒng)是由2片8K8位的6264靜態(tài)RAM芯片和2片4K8位的2732 EPROM芯片組成，采用完全譯碼方式，地址16位，譯碼電路如圖4.18所示。請確定每一塊芯片的地址范圍。 6264（1）芯片的地址范圍：0000H1FFFH。 6264（2）芯片的地址范圍：4000H5FFFH。 2732（2）芯片的地址范圍：C000HCFFFH。 2732（1）芯片的地址范圍：D000HDFFFH。,習題4.5,4.5 試用靜態(tài)RAM芯片62256（32K8位）和EPROM芯片27512（64K8位）組成一個80