基于ADF4193芯片簡(jiǎn)介及應(yīng)用電路設(shè)計(jì)

0 課 題名稱： ADF4193 芯片簡(jiǎn)介及應(yīng)用電路設(shè)計(jì) 專業(yè)： 班級(jí)： 學(xué)號(hào)： 姓名： 指導(dǎo)老師： 1 目 錄 技術(shù)要求 3 定時(shí)特征 6 絕對(duì)最大額定值 6 引腳配置與函數(shù)描述 8 典型性能品質(zhì)特性曲線 10 概述 12 基準(zhǔn)輸入部分 12 射頻輸入級(jí) 13 寄存器圖 17 FRAC INT 寄存器 (R0) 18 MOD R 寄存器 (R1) 19 相位寄存器 (R2) 21 函數(shù)寄存器 (R3) 21 充電泵寄存器 (R4) 22 下電寄存器 (R5) 23 多路寄存器 (R6) 24 設(shè)計(jì) 24 工作例子 25 分支機(jī)構(gòu) 25 上電初始化 26 改變鎖相環(huán)的頻率和相位檢查表 27 應(yīng)用 28 GSM 本 機(jī)振蕩器 28 連接電路 30 對(duì)集成電路芯片比例封裝組件 PCB 設(shè)計(jì)方針 31 外部 尺寸 32 命令指令 32 2 摘要 : ADF4193頻率合成器可用于實(shí)現(xiàn)本機(jī)振蕩在上變頻和下變頻部分的無(wú)線電接收機(jī)和發(fā)射機(jī)。對(duì)基站而言 ,它的設(shè)計(jì)目的是為滿足 GSM/EDGE的松簧時(shí)間。它由一低噪聲、數(shù)字相頻檢波器（ PFD）和一精密充電泵組成。對(duì)外部壓控振蕩器（ VCO）來(lái)說(shuō)，還有一差分放大器轉(zhuǎn)換為差動(dòng)充電泵輸出單一終端電壓。對(duì) N分頻器而言， - 裝置的部分插入器允許可編程模數(shù)部分的 N分頻。另外，位基準(zhǔn)（ R）計(jì)數(shù)器和芯片內(nèi)倍頻器允許基準(zhǔn)信號(hào)（ REFIN）頻率在 PFD的輸入。如果合成器被用于外部環(huán)路濾波器和一壓控振蕩器 ,可用一完全相位鎖定環(huán)路（ PLL）。交換結(jié)構(gòu)確保了鎖相環(huán)調(diào)整內(nèi)部時(shí)間間隙在保護(hù)期間，消除了對(duì)一次鎖相環(huán)和隔離開關(guān)的需要。這種設(shè)計(jì)降低了成本、復(fù)雜性、保護(hù)電路和特性在開關(guān)式 GSM PLL結(jié)構(gòu)中。 Abstract： The ADF4193 frequency synthesizer can be used to implement local oscillators in the up conversion and down conversion sections of wireless receivers and transmitters. Its architecture is specifically designed to meet the GSM/EDGE lock time requirements for base stations. It consists of a low noise, digital phase frequency detector (PFD), and a precision differential charge pump. There is also a differential amplifier to convert the differential charge pump output to a single ended voltage for the external voltage controlled oscillator (VCO). The - based fractional interpolator, working with the N divider, allow programmable modulus fractional-N division. Additionally, the 4-bit reference (R) counter and on-chip frequency douber allows selectable reference signal (REFIN) frequencies at the PFD input. A complete phase-locked loop (PLL) can be implemented if the synthesizer is used with an external loop filter and a VCO. The switching architecture ensures that the PLL settles inside the GSM time slot guard period, removing the need for a second PLL and associated isolation switches. This decreases cost, complexity, PCB area, shielding, and characterization on previous ping-pong GSM PLL architectures . 關(guān)鍵詞 : 寄存器、程序設(shè)計(jì)、應(yīng)用、結(jié)構(gòu) Key words: register、 programming、 applications、 Structure 低相位噪聲、快速調(diào)整鎖相環(huán)頻率合成器 ADF4193 3 特點(diǎn) : 新 穎 的 、 快速調(diào)整 、 部分 -N鎖相環(huán) 結(jié)構(gòu) 單片的鎖相環(huán)代替了開關(guān)式合成器 0.5 級(jí)的相位誤差在 2GHZ 的射頻輸出時(shí) 數(shù)字可編程輸出相位 射頻輸入范圍 可達(dá) 3.5GHZ 線串行接口 芯片內(nèi) 置 低噪聲差動(dòng)放大器 相位噪聲靈敏度 : -216dBc/Hz 環(huán)路濾波器設(shè)計(jì)可使用 ADI simPLL 應(yīng)用 : GSM/EDGE 基站 PHS 基站 儀 器儀 表和 檢 測(cè)設(shè)備 功能方塊圖 如下 : 圖 1 技術(shù)要求 ： AVDD = DVDD = SDVDD = 3 V 10%, VP1, VP2 = 5 V 10%,VP3 = 5.35 V 5%, AGND = DGND = GND = 0 V, RSET = 2.4 k , dBm referred to 50 , TA = TMIN to TMAX 除非另作說(shuō)明工 作溫度范圍(B 方案 ) -40 C到 +85 C. 表 1. 參數(shù) B方案 單位 測(cè)試條件注釋 4 RF特性 RF輸入功率頻率（ RFIN） 0.4/3.5 GHz min/max 參見圖 21關(guān)于輸入電路 RF輸入靈敏度 10/0 dBm min/max 最大容許的預(yù)定標(biāo)器輸出頻率 1 470 MHz max REFIN特性 REFIN輸入頻率 300 MHz max For f 120 MHz, set REF/2 bit = 1. REFIN邊緣轉(zhuǎn)換速率 350 V/ s min REFIN輸入靈敏度 0.7/VDD 0 to VDD V p-p min/max V max AC-coupled. CMOS-compatible. REFIN輸入電容 10 pF max REFIN輸入電流 100 A max 鑒相器 鑒相器頻率 26 MHz max 充電泵 . ICP 上下 高態(tài)值 6.6 mA typ With RSET = 2.4 k . 低態(tài)值 104 A typ With RSET = 2.4 k . 絕對(duì)精度 5 % typ RSET 范圍 1/4 k min/max Nominally RSET = 2.4 k . ICP三態(tài)的滲漏 1 nA typ 上 /下 ICP 匹配 0.1 % typ 0.75 V VCP VP 1.5 V. ICP 比 VCP 1 % typ 0.75 V VCP VP 1.5 V. ICP 比溫度 1 % typ 0.75 V VCP VP 1.5 V. 差動(dòng)放大器 輸入電流 1 nA typ 輸出電壓范圍 1.5/(VP3 0.5) V min/max VCO調(diào)諧范圍 1.8/(VP3 0.8) V min/max 5 輸出噪聲 7 nV/ Hz typ 20 kHz offset. 邏輯輸入電路 VIH,輸入高態(tài) 1.4 V min VIil輸入低態(tài) 0.7 V max IINH, IINL，輸入電流 1 A max CIN，輸入電容 10 pF max 邏輯輸出 VOH,輸出為高態(tài)時(shí)的電壓 VDD 0.4 V min IOH = 500 A. VOl輸出為低態(tài)時(shí)的電壓 0.4 V max IOL = 500 A. 電源供給 AVDD 2.7/3.3 V min/V max DVDD AVDD VP1, VP2 4.5/5.5 V min/V max AVDD VP1 ,VP2 5.5 V. VP3 5.0/5.65 V min/V max VP1, VP2 VP3 5.65 V. IDD (AVDD + DVDD + SDVDD) 27 mA max 22 mA typ. IDD (VP1 + VP2) 27 mA max 22 mA typ. IDD (VP3) 30 mA max 24 mA typ. IDD下電 10 A typ SW1, SW2, and SW3 RON (SW1 and SW2) 65 typ RON SW3 90 typ 噪聲特性 900 MHz Output2 108 dBc/Hz typ 5 kHz offset and 26 MHz PFD frequency. 1800 MHz Output3 102 dBc/Hz typ 5 kHz offset and 13 MHz PFD frequency. Phase Noise Floor4 145 dBc/Hz typ 13 MHz PFD frequency. Phase Noise Figure of Merit5 216 dBc/Hz typ VCO output with dither off. 1預(yù)定標(biāo)置的大小應(yīng)保證射頻輸入下降至某一頻率也 就是小于這個(gè)頻率的值。 2 fREFIN = 26 MHz; fstep = 200 kHz; fRF = 900 MHz; Loop BW = 40 kHz. 6 3 fREFIN = 13 MHz; fstep = 200 kHz; fRF = 1850 MHz; Loop BW = 60 kHz. 相位噪聲是符合 EVAL-ADF4193EB1 鑒定管理和 Agilent E5500 相位噪聲體系。 由測(cè)量 kHz 用 60 kHz 環(huán)路帶寬來(lái)計(jì)算相位噪聲，增加差分放大器噪聲成分 ,如果環(huán)路帶寬減少。 定時(shí) 特征 AVDD = DVDD = 3 V 10%, VP1, VP2 = 5 V 10%,VP3 = 5.35 V 5%, AGND = DGND = GND = 0 V, RSET = 2.4 k , dBm referred to 50 , TA = TMIN to TMAX .除 非另作說(shuō) 明 工作溫度 (B方案 ) 40C到 +85 C. 表 2. Parameter Limit (B Version) Unit Test Conditions/Comments t1 10 ns min LE setup time t2 10 ns min DATA to CLOCK setup time t3 10 ns min DATA to CLOCK hold time t4 15 ns min CLOCK high duration t5 15 ns min CLOCK low duration t6 10 ns min CLOCK to LE setup time t7 15 ns min LE pulse width 圖 2 時(shí)序圖 絕對(duì)最大額定值 TA = 25 C 除非另作說(shuō)明 表 3. Parameter Rating 7 AVDD to GND 0.3 V to +3.6 V AVDD to DVDD, SDVDD 0.3 V to +0.3 V VP to GND 0.3 V to +5.8 V VP to AVDD 0.3 V to +5.8 V Digital I/O Voltage to GND 0.3 V to VDD + 0.3 V Analog I/O Voltage to GND 0.3 V to VP + 0.3 V REFIN, RFIN+, RFIN to GND 0.3 V to VDD + 0.3 V 工業(yè)的工作溫度范圍（ B方案） 40 C to +85 C 存放溫度范圍 65 C to +125 C 最高介溫 150 C LFCSP JA熱阻抗（ Paddle - Soldered） 27.3 C/W 回流焊接 最高溫度 260 C 最高溫度周期 40 sec 以上列表強(qiáng)調(diào)低于絕對(duì)最大額定 值 可能 導(dǎo) 致設(shè)備的 永久性損傷 。 這是強(qiáng)調(diào)收發(fā)系統(tǒng)的唯一性和設(shè)備的函數(shù)運(yùn)算在這種或任何其他的情況都列在上述表格上，操作的技術(shù)要求沒(méi)有包含在里面。 對(duì)絕對(duì)最大額定值持續(xù)時(shí)間的適應(yīng)可影響裝置的可靠性。 這個(gè)設(shè)備是一高性能射頻集成電路用 ESD 20 千赫、則 1 f噪音是可以忽略的對(duì)鎖相環(huán)輸出階段噪音的影響。外部環(huán)路帶寬由差動(dòng)放大器的噪音 FM 調(diào)整那壓控振蕩器。無(wú)源濾波器網(wǎng)絡(luò)繼差動(dòng)放大器之后、應(yīng)用電路如圖36 所示、抑制低于壓控振蕩器噪音的噪聲成分從偏移量的 400 千赫并向上。這個(gè)網(wǎng)絡(luò)是可以忽略的當(dāng)在擊發(fā)間隙也就是旁路的當(dāng) sw3 閉合回路是鎖定的 . 圖 26.差動(dòng)放大器方框圖 MUXOUT和鎖定探測(cè) ADF4193 的輸出復(fù)用器允許用戶在集成電路芯片上對(duì)交流電進(jìn)行多樣的定心孔。MUXOUT的狀態(tài)是由 M4- M1 多路傳輸系統(tǒng)寄存器控制的。圖 35顯示完全的真值表 .圖 27 顯示 MUXOUT 部分如圖示。 鎖定探測(cè) MUXOUT 可以被編程來(lái)提供一數(shù)字鎖定探測(cè)信號(hào) .數(shù)字鎖定探測(cè)是高態(tài)有效。它的輸出端高態(tài)如果存在 40 連續(xù)的 PFD 周期數(shù)用陽(yáng)極輸入誤差小于 15 ns。它處于高態(tài)直到一新的溝道出現(xiàn)或直到 PFD輸入端誤差超過(guò) 30 ns供應(yīng)作為其中之一或更多周期數(shù)。 17 圖 27.MUXOUT 多頻電路 輸入端移位寄存器 ADF4193 串行接口部分包括一 24 位輸入端移位寄存器。信息是記錄 MSB 狀態(tài)在接通 CLK 上升沿時(shí)。移位寄存器的數(shù)據(jù)是鎖定的在八之一的控制寄存器、 R0 到R7、接通上升沿的允許鎖存（ LE）。目的寄存器由三控制位的狀態(tài)決定（ C3, C2和 C1）在移位寄存器中。三 lsbs 是 db2、 db1 和 db0、如圖所示定時(shí)圖。對(duì)它們的真值表如表 示。圖 28 顯示寄存器工作的 摘要信息。 表 5.C3,C2,C1 真值表 寄存器圖 FRAC/INT 寄存器 (R0) MCD/R 寄存器 (R1) 相位寄存器 (R2) 18 函數(shù)寄存器 (R3) 充電泵寄存器 (R4) 下電寄存器 (R5) 多路寄存器 (R6) 測(cè)試方式寄存器（ R7） 圖 28 19 FRAC/INT 寄存器 (R0) 圖 29 R0、 INT FRAC 寄存器、被用來(lái)合成器輸出端頻率 . 在后面的 PFD 循環(huán)、隨著給R0寫入、分頻器部分進(jìn)行整形用 INT 和 FRAC 的初值大小、鎖相環(huán)自動(dòng)地進(jìn)入快速鎖定方式；充電泵電流是增加到它的最大值并且保持這個(gè)大小直到 ICP 斷開時(shí)間結(jié)束，并且開關(guān) sw1、 sw2 和 sw3 閉合直到 sw1和 sw3 斷開時(shí)間結(jié)束 . 一旦全部寄存器已經(jīng)計(jì)劃在某期間（見表）、所有這些要求其后編制程序是寫入 R0。然而、如設(shè)計(jì)部分所描寫、程序寄存器裝置 R1 和 R2 在接通基本信道時(shí)是需要的。這個(gè)設(shè)置是雙緩沖器由 R0 寫入。這就是指當(dāng)信息是負(fù)荷通過(guò)串行接口分別接通各自 R1 和 R2 寫循環(huán)數(shù)、則合成器不是整形對(duì) 他們的信息直到寫入接下來(lái)的寄存器 R0。 控制位 三個(gè) LSBs， C3、 C2 和 C1 應(yīng)各自設(shè)置為 0, 0, 0, INT / FRAC 寄存器應(yīng)選擇 R0。 儲(chǔ)備位 DB23 是必須預(yù)置為 0。 8位 INT 大小 這個(gè)八位設(shè)置 INT 的大小、決定了反饋區(qū)域整數(shù)部分因素 .全部整數(shù)大小從 23到 255 是允許的 .可參考工作例子部分。 12位 FRAC 大小 12位 FRAC 設(shè)置了分?jǐn)?shù)的分子也就是輸入到 -調(diào)制器。 隨著 INT 一起、規(guī)定了新的頻段以致該合成器接通、如工作例子一節(jié)所示。 FRAC 大小從 0 到 MOD - 1覆蓋了一頻帶等于 PFD 基 準(zhǔn)頻率的信道 . MOD R 寄存器（ R1） 20 圖 30 這個(gè)寄存器用來(lái)設(shè)置 PFD 基準(zhǔn)頻率和頻道步長(zhǎng)、它由 PFD 頻率除以分?jǐn)?shù)的基本單位決定。記錄那個(gè) MOD、 R 計(jì)算器、 REF、 CP 校正和倍頻器啟動(dòng)位是雙緩沖器。它們不起作用直到接下來(lái)的 R0（ FRAC / INT 寄存器）完成之前。 控制位 MOD/ R 寄存器 ( R1)設(shè)置 C3, C2 和 C1 為 0,0, 1. CP校正 當(dāng)這一位被設(shè)置為 1 時(shí)、充電泵電流從它的額定值向上 25%在寫給接下來(lái)的 R0時(shí) . 當(dāng)這位被設(shè)置 為 0 時(shí)、充電泵電流保持在它的額定值在寫入 R0時(shí)?？蓞⒖荚O(shè)計(jì)部分以獲取更多的信息關(guān)于這個(gè)使用特征 . REF 設(shè)置這一位為 1 嵌入一除以計(jì)數(shù)觸發(fā)器在 R 計(jì)數(shù)器和 PFD 間 ,它擴(kuò)展了 REFIN 輸入速率極限。 預(yù)備位 預(yù)備位 DB21 必須設(shè)置為 0。 倍頻器操作 設(shè)置這一位為 1 嵌入一倍頻器在 REFIN 和 4 位 R 計(jì)數(shù)器之間 .設(shè)置這一位為 0當(dāng)旁路倍頻器時(shí)。 位射頻 R 計(jì)數(shù)器 位射頻 R 計(jì)數(shù)器允許 REFIN 頻率被分開下至產(chǎn)生 PFD 的基準(zhǔn)時(shí)鐘。全部整數(shù)大小從 1 到 15是允許的 .看工作例子一節(jié) . 12位插入器模量 對(duì)一給定的 PFD 基準(zhǔn)頻率、分?jǐn)?shù)的模量設(shè)置信道等級(jí)分辯率在射頻輸出時(shí)。全部整數(shù)大小從 13到 4095是允許的。工作例子和選擇 MOD值的準(zhǔn)則可參考設(shè)計(jì)一節(jié) . 21 相位寄存器（ R2） 圖 31 12位相位 相位字設(shè)置 -調(diào)制器的值 . 它可編程 0到 MOD的任何整數(shù)值 . 當(dāng)相位字是清除的從 0到 MOD, VCO 的相位輸出在 360 / MOD 等級(jí)掃描 360范圍內(nèi) . 記錄相位位是雙緩沖器。它們不起作用直到接下來(lái)寫給 R0 的 LE 時(shí) ( FRAC / INT寄存器 )。因此如果要改變壓控振蕩器 的輸出頻率相位 ,必須重寫 INT 和 FRAC 大小到 R0、接著寫入 R2。 部分的 N鎖相環(huán)輸出能夠設(shè)置 MOD 的任何一可能的相位偏移對(duì)基準(zhǔn)而言、在那里報(bào) MOD 是分?jǐn)?shù)的模量。如果希望保持輸出一樣相位偏移對(duì)于基準(zhǔn)而言、每次輸出的頻率是計(jì)劃的、那么在寫給 R0的間隔必須是 MOD 參考周期的整數(shù)倍數(shù)。 如果希望保持 ADF4193 的兩輸出相位相干而不必要與公共基準(zhǔn)、則就要求保證寫給 R0的兩集成電路塊是實(shí)行一樣的參考周期 . 在寫入 R0的間隔這種情況不需要MOD 周期數(shù)的整數(shù)倍數(shù)。 預(yù)置位 預(yù)置位 DB15 應(yīng)設(shè)置為 0。 函數(shù)寄存器（ R3） 圖 32 R3函數(shù)寄存器（控制位 0、 1、 1）只須在初始化序列時(shí)設(shè)置（表）。 22 CPO 地 當(dāng) CPO 地是低電平、充電泵輸出是內(nèi)部接地。這是環(huán)路濾波器電容器從初始化序列到放電。對(duì)于正常操作這位應(yīng)置于高電平。 PFD 極性 這一位將應(yīng)設(shè)置為 1對(duì)陽(yáng)極性，設(shè)置為 0對(duì)負(fù)極性。 預(yù)置位 預(yù)置位 DB15 到 DB6 應(yīng)設(shè)置十六進(jìn)制密碼 007，并且預(yù)置位 DB4 應(yīng)設(shè)置為 1。 充電泵寄存器（ R4） 圖 33 預(yù)置位 DB23 到 DB14 位是預(yù)置并且應(yīng)設(shè)置十六進(jìn)制密碼 001 以適合正常操作。 位斷開時(shí)間計(jì)數(shù)器 這些位被用來(lái)計(jì)劃快速鎖定斷開時(shí)間計(jì)數(shù)器。計(jì)數(shù)器的時(shí)鐘脈沖是四分之一 PFD基準(zhǔn)頻率，因此它們的時(shí)間延遲比例與 PFD 頻率可參照下列等式： 延遲（ s） =（斷開時(shí)間對(duì)應(yīng)大?。?PFD 頻率） 舉個(gè)例子：、如果 35計(jì)時(shí)器選擇（ 00）與 13 MHzPFD，那么 sw1 sw2 將開關(guān)在(35 4)/13 MHz = 10.8 s 后。 計(jì)時(shí)器選擇 這個(gè)二地址位選擇斷開時(shí)間與設(shè)計(jì)相反。記錄下 ADF4193 的設(shè)置四個(gè)斷開時(shí)間 計(jì)數(shù)器的準(zhǔn)確地要求，因此四個(gè)寫入寄存器要求初始化序列。表給出一 60 kHz末級(jí)帶寬 GSM 發(fā)送合成器，參考應(yīng)用部分此處不再敘述。 表 6.推薦 GSM 發(fā)送本地振蕩器的參數(shù) 在每次寫入 R0 時(shí)、所有的四個(gè)斷開時(shí)間計(jì)數(shù)器起動(dòng)。開關(guān) SW3 閉合直到 SW3 計(jì)數(shù)器中斷。同樣地開關(guān) sw1 sw2 閉合直到 sw1 sw2 計(jì)數(shù)器中斷。當(dāng) ICP 計(jì)數(shù)器中斷時(shí)、充電泵電流是鋸齒形向下從 64到 1在六位二進(jìn)制等級(jí)。最好是 sw1 23 sw2 和 sw3 斷開時(shí)間計(jì)數(shù)器大小是等于 ICP 斷開時(shí)間計(jì)數(shù)器大小加、表 6為所示例子。 斬波斷開時(shí)間計(jì)數(shù)器是 多余的但是應(yīng)設(shè)置為一特征值當(dāng)時(shí)間中斷當(dāng)鎖相環(huán)路處于寬的帶寬方式、例如等于 ICP 定時(shí)值的一半。 斷電寄存器（ R5） 圖 34 R5斷電寄存器（控制位 1、 0、 1）可用于軟件掉電鎖相環(huán)和差動(dòng)放大器 . 在電源初始值時(shí) ,一定有寫入 R5 并清除斷電位并且寫入 R2、 R1 和 R0 在 ADF4193 斷電之前。 斷電差動(dòng)放大器 當(dāng) DB6 和 DB7 是處于高電平時(shí)、差動(dòng)放大器是使向下。當(dāng) DB6 和 DB7 是處于低電平時(shí)、正常操作是恢復(fù)。 斷電充電泵 調(diào)整 DB5 高電平觸發(fā)充電泵斷電及其后結(jié)果發(fā)生 全部有效直流電路是消 除、差動(dòng)放大器除外。 和分頻計(jì)數(shù)器必須敘述負(fù)載加載狀況。 充電泵是斷電的并且它的輸出端在三態(tài)模式。 數(shù)字鎖定探測(cè)電路是復(fù)位的。 RFIN輸入端是 debiased。 基準(zhǔn)輸入緩沖電路是截止。 串行接口保持有源并且能夠負(fù)載加載寄存器信息。 對(duì)于正常操作、位 DB5 應(yīng)調(diào)整到 0、后面是寫入 R0。 CP三態(tài) 當(dāng)這位是設(shè)置高電平時(shí)、充電泵輸出是三態(tài)的。設(shè)置為低位時(shí)、充電泵輸出恢復(fù) 24 操作。 計(jì)數(shù)器復(fù)位 當(dāng)這位設(shè)置為 1 時(shí)、計(jì)數(shù)器是保持復(fù)位。正確操作這位應(yīng)置 0、后面是寫入 R0。 多路傳 輸系統(tǒng)寄存器（ R6） 圖 35 C3, C2,和 C1 各自設(shè)置為 1, 1, 0,多路傳輸系統(tǒng)寄存器是工作的。 -高頻脈動(dòng) 位 DB13和 DB12關(guān)斷內(nèi)部調(diào)制器不規(guī)則地抖動(dòng)。當(dāng) DB13 和 DB12是設(shè)為高電平時(shí)、高頻脈動(dòng)是工作的。對(duì)于低噪聲運(yùn)算、 DB13 和 DB12 應(yīng)調(diào)整為低電平使高頻脈動(dòng)無(wú)效。 預(yù)置位 那預(yù)置位必須全部設(shè)置為 0 進(jìn)行正常操作。 MUXOUT 模式 芯片內(nèi)多路調(diào)制器被這些位控制。真值表參見圖 35。這個(gè)管腳具有識(shí)別允許用戶從外表看來(lái)多樣集成電路芯片 的定心孔、比如分頻器和 INT 分頻器輸出端。 另外、可能記錄下斷開時(shí)間計(jì)數(shù)器間隔在接通 MUXOUT. 例如 ,如果 ICP 斷開時(shí)間計(jì)數(shù)器被編程 65（同一 26 MHz PFD），那么、接著寫 R0、一 10s 脈沖寬度將接通 MUXOUT 管腳。 數(shù)字鎖定檢波經(jīng)由 MUXOUT 管腳生效。 程序設(shè)計(jì) ADF4193 能用一個(gè)信道階躍函數(shù)或分離度合成輸出功率頻率 ,也就是說(shuō)一小部分輸入基準(zhǔn)值頻率 .因?yàn)橐粋€(gè)給出定的輸入基準(zhǔn)值頻率和一個(gè)輸出量的希望值頻率階躍函數(shù) ,第一個(gè)選擇使得 PFD基準(zhǔn)頻率和調(diào)制器 .一旦決定期望的輸出功率頻道 ,則 把 INT 和 FRAC 大小程序設(shè)計(jì)放在一邊 . 25 產(chǎn)品實(shí)例 在 GSM900 接收機(jī)系統(tǒng)的實(shí)例中 ,根據(jù)需要用 200 千赫茲的信道階躍函數(shù)產(chǎn)生射頻輸出功率頻率 .輸入端為 104 MHz 基準(zhǔn)頻率是有效的 .當(dāng)調(diào)整 PFD 基準(zhǔn)是表示為等式 1 時(shí) ,調(diào)整相關(guān)系數(shù)分頻器 . FPFD = REFIN (1+D)/(R (1+T) (1) REFIN =輸入基準(zhǔn)值頻率 D =倍頻器啟動(dòng)位 ( 0 or 1) R =位相關(guān)系數(shù)計(jì)數(shù)器代碼 (0- 15) T = REF/2 bit (0 or 1) 26MHZ的 PFD基準(zhǔn)頻率最大值決定及其后調(diào)整程序設(shè)計(jì)所給的一值為的相關(guān)系數(shù)分頻器 : 倍頻器啟動(dòng) =0 R = 2 REF/2 = 1 其次那系數(shù)決定是否允許部分的 200 kHz階躍函數(shù) : MOD = 26 MHz / 200 kHz = 130 ( 2) 一旦信道階躍函數(shù)定義為以下顯示的等式時(shí) ,怎樣把輸出功率頻道設(shè)為程序設(shè)計(jì) : RFOUT = INT + (FRAC/MOD FPFD (3) RFOUT =期望的 RF 射 頻輸出頻率 INT =除法的整數(shù)部分 FRAC =小數(shù)部分的分子 MOD =小數(shù)部分的分母或系數(shù) 比如 : 在 962.4 MHz的頻道是由以下大小的程序設(shè)計(jì)合成的 : INT = 37 FRAC = 2 支線結(jié)構(gòu) 以下部分描述三種不同的支線結(jié)構(gòu) ,用一分級(jí)的 N 合成器產(chǎn)生 ,并且 ,怎樣使得ADF4193 能最好的將程序設(shè)計(jì)減到最少 . 分級(jí)的支線 在 ADF4193 中的分級(jí)的分?jǐn)?shù)計(jì)算器 ,是一個(gè)具有一 MOD 系數(shù)的第三方程序 -調(diào)制器 (SDM),也就是說(shuō)可編程序控制器可以是從 13 到 4095 之間的整數(shù)值的任何一種 . 如果高頻振動(dòng)已經(jīng)啟動(dòng) ,則 MOD 的最低限度容許值為 50.SDM 是那些允許由fPFD / MOD決議的一信道梯級(jí)用合成法合成的鎖相環(huán)輸出功率頻率 PFD參考頻率 (fPFD)的時(shí)鐘 . 26 隨著高頻振動(dòng)的關(guān)閉 ,從 -調(diào)制器產(chǎn)生的分層噪聲表現(xiàn)為小數(shù)的支線 .在支線之間的間隔為 fPFD / L,在數(shù)字 -調(diào)制器中 L 為重復(fù)的編碼序列的持續(xù)時(shí)間 .因?yàn)榈谌匠绦蛘{(diào)制器被用于 ADF4193 依靠于 MOD 的值重復(fù)持續(xù)時(shí)間 ,如表所示 . 表 小數(shù)帶有高頻振動(dòng)斷開的支線 隨著高頻振動(dòng)啟動(dòng) ,那重復(fù)持續(xù)時(shí)間將延至 221 的循環(huán)數(shù) .不管 MOD 的值為多少 ,獲得的量化誤差的光譜近似于寬帶噪聲 .這個(gè)能降低在鎖相環(huán)輸出功率帶內(nèi)的相位噪聲 ,差不多為 10 分貝 .所以 ,為了獲得最低的噪音 ,高頻振動(dòng)斷開是最好選擇 ,特別是當(dāng)末級(jí)的回路帶寬為足夠的低時(shí) ,即使為最低頻率小數(shù)的支線 ,也會(huì)使之衰減 .在大多數(shù)的應(yīng)用中 ,使用 ADF4193,能獲得較寬的環(huán)路帶寬范圍 . 整數(shù)邊界支線 另一個(gè)結(jié)構(gòu)為小數(shù)的支線產(chǎn)生 ,包括在 RF 射頻壓控振蕩器頻率和基準(zhǔn)頻率之間的交互作用 . 當(dāng)這個(gè)頻率不是與整數(shù)有關(guān)時(shí) (一個(gè) N 小數(shù)合成器的所有的小數(shù)點(diǎn) ), spur 邊帶能在一個(gè)偏移頻率的 VCO 壓控振 蕩器輸出能譜輸出功率頻譜見到 ,那些相當(dāng)于在一個(gè)基準(zhǔn)和壓控振蕩器頻率的整數(shù)倍數(shù)之間的差頻 . 這個(gè)支線由于環(huán)路濾波器使之衰減 ,并且更多的值得注意的是 :在那些接近于基準(zhǔn)頻率的整數(shù)倍數(shù)的信道上 ,環(huán)路帶寬之內(nèi)產(chǎn)生的差頻 ,從而為整數(shù)邊界支線的名稱 . ADF4193 的 8:1 環(huán)路帶寬開關(guān)比率 ,在大多數(shù)的應(yīng)用中 ,盡可能地使全部的支線的足夠地低電平衰減 . ADF4193 的可編程系數(shù)和 R 分頻器通常能同時(shí)防止整數(shù)邊界信道 .這個(gè)選擇是描述在后面部分。 基準(zhǔn)支線 基準(zhǔn)支線通常是不成問(wèn)題的 ,在小數(shù)的 N 合成器作基準(zhǔn)偏置的合成器 ,有更多的外面環(huán)路帶寬。然而 ,任何一種基準(zhǔn)聯(lián)通回路引起的一些旁路問(wèn)題的結(jié)構(gòu)。這樣的機(jī)構(gòu)是芯片內(nèi)基準(zhǔn)開關(guān)噪聲的低電平的聯(lián)通線 ,芯片內(nèi)基準(zhǔn)開關(guān)噪聲通過(guò)RFIN 管腳反饋到 VCO 壓控振蕩器 ,導(dǎo)致基準(zhǔn)支線電平高達(dá) 190 dBc.這個(gè)支線能抑制低于 110 dBc,由插入足夠的反向隔離 .例如：通過(guò)在壓控振蕩器和 RFIN.之間的一個(gè) RF 射頻緩沖器 .同時(shí) ,注意將保證對(duì)壓控振蕩器很好地與輸入基準(zhǔn)值分離 ,的 PCB 板布局 ,避免在 PCB 板上的路線相互聯(lián)通 . 上電初始化 建議 ADF4193 的上電次序?yàn)?,第一上電電壓為 3 V電源 ( AVDD、 DVDD, SDVDD), 27 然后是 5 V 電源 ( VP1, VP2, VP3)。其次 ,必須初始化控制寄存器 .建議使用一個(gè) 14步驟的序列 ,如表 8 描述。 表 8. 上電初始化序列 分頻器和計(jì)時(shí)器裝置被用于表 8 中的實(shí)例 ,表 8 是一個(gè)產(chǎn)生 104 MHz REFIN 頻率的 DCS1800 Tx合成器 , ADF4193 上電在步驟之后 ,它接到程序控制通道頻率上在步驟 14 之后。 改變鎖相環(huán)的頻率和相位檢查表 一旦那 adf4193 已經(jīng)初始化 ,全部寫寄存器 R0,也就是說(shuō)要求一個(gè)新的輸出功率頻率的程序 . N 分頻器被更新 ,使用 INT 值和 FRAC 在下一個(gè) PFD 圓上 ,遵循 LE 邊緣在 R0 字鎖存器 .然而 ,如后面本節(jié)所述 ,那建立時(shí)間和干擾合成器的性能能夠由變更 r1 和 r2 寄存器裝置按一信道支渠方式是最好的。這個(gè)裝置是由寫 R0 寄存器的雙緩沖器 .這個(gè)意思指 ,當(dāng)資料是通過(guò)在各自的 R1 和 R2 寫循環(huán)數(shù)時(shí)候裝填到資料里的 ,合成器使用它們的資料直到下一個(gè)寫 R0 寄存器 ,不被更新 . R2 寄存器能用于數(shù)位校準(zhǔn) ,壓控振蕩器輸出功率的相位與那基準(zhǔn)邊有關(guān)。相位能被校準(zhǔn)在用 360 / MOD 上方?jīng)Q定的 RF 射頻全部的 360范圍 .大多數(shù)的頻率合成器的應(yīng)用壓控振蕩器 輸出功率的實(shí)際的相位偏移 ,和基準(zhǔn)未知數(shù)的基準(zhǔn)有關(guān) .在這樣的應(yīng)用中 ,相位調(diào)整做最佳化的能力通常 r2寄存器能夠代替 ,建立時(shí)間作為描述在下面部分的表述。 相位檢查表 ADF4193 的快速鎖定序列是啟動(dòng)遵循寫寄存器 r0.快速鎖定計(jì)時(shí)器是程序設(shè)計(jì) ,以便在鎖相環(huán)之后有較寬的帶寬模式遷入 .充電電流被減少 ,并且環(huán)路濾波器電阻器開關(guān)被斷開 ,減少了回路帶寬。在這個(gè)事件發(fā)生的的參考周期由預(yù)編程斷開時(shí)間計(jì)數(shù)器的值決定 . 可能遵守從那鎖相塊圖形 10 和圖形 13,那些鎖定時(shí)間到終相被那當(dāng)帶寬被減少時(shí)的相位擺動(dòng)支配。一旦那鎖相環(huán)已經(jīng)鎖定 最終頻率和相位、在較寬的帶寬模式下 ,這個(gè)相位擺動(dòng)是一樣不受 synthesizer 的頻率躍變的大小而改變。相位擺動(dòng)的 28 振幅與通過(guò)被斷開的環(huán)路濾波器的電流有關(guān)。 N 鎖相環(huán)的整數(shù) ,一旦那鎖相環(huán)已經(jīng)調(diào)整 ,這個(gè)電流為零 .N鎖相環(huán)的小數(shù)電流是迅速平衡 ,但是不同于到下一個(gè)的參考周期 .取決于從數(shù)字 -調(diào)制器的量化誤差序貫電路 . 既然 -調(diào)制器全部數(shù)字邏輯，在那 PFD 參考頻率的時(shí)鐘、為一 MOD 的給定值 .在任何一種注明出處上的實(shí)際的量化誤差 ,由那些被用的調(diào)制器的 FRAC 和相位的值決定 ,遵循規(guī)定寫 R0 寄存器 .選擇一個(gè)適當(dāng)?shù)南辔?值 ,相當(dāng)于選擇一個(gè)FRAC 值 ,也就是說(shuō)程序設(shè)計(jì)在下寫 R0 寄存器的程序設(shè)計(jì) ,在 SW1 / SW2 開關(guān)斷開時(shí)的 PFD參考周期上的誤差電流的大小 ,并且當(dāng)帶寬被減少為最小值時(shí) ,從而產(chǎn)生相位擺動(dòng) . 隨著高頻振動(dòng)的斷開 ,小數(shù)的支線圖形由于 SDM s 分層噪聲的原因 ,也取決于被用的調(diào)制器的相位 .如果產(chǎn)生一相位表格、首先對(duì)雙緩沖器寄存器 R2 寫相位、然后對(duì) R0 寫 INT 和 FRAC。 避免整數(shù)邊界信道 當(dāng)程序設(shè)計(jì)一個(gè)新的頻率 ,包括防止整數(shù)邊界支線寫寄存器 R1,有更多的選擇權(quán) .如果發(fā)現(xiàn)整數(shù)邊界支線也是高電平 .選擇權(quán)將整數(shù)邊界從那 期望信道由改編程序那讀出分頻器中選擇的一個(gè)不同的 PFD 頻率處移開。例如：、如果 REFIN =104 MHz和 R =時(shí) ,為一個(gè) 26 MHz的 PFD 基準(zhǔn)和 MOD =130,為 200 200 kHz 步階 ,在 910.2 MHz的頻道上 ,有一個(gè) 200 kHz的整數(shù)邊界支線 ,因?yàn)樗?200 kHz偏離的 35 26 MHz。用合成法合成替換物路線 ,這個(gè)信道將調(diào)整 R = 5,因?yàn)橐粋€(gè) 20.8 MHz的 PFD基準(zhǔn)和 MOD = 104 為 200 kHz步階 .910.2 MHz信道為此時(shí)的 MHz,偏離最近期的整數(shù)倍數(shù)的 20.8 MHz和 MHz差頻支線 ,更好地由回路使之衰減。 調(diào)整雙緩沖器位 r1 ( 23)=1(CP 校正） ,增加 25%的充電電流、補(bǔ)償 25%使用轉(zhuǎn)換為 20.8 MHz PFD 頻率而增大 N 數(shù) .這個(gè)保持的常數(shù)回路不斷變化 ,并在二 PFD 頻率之間的跳動(dòng)建立時(shí)間性能。當(dāng)后跳到 26 MHz建立信道時(shí) ,CP 校正位將再一次被確定 . 寄存器 r1 調(diào)整為整數(shù)邊界支線避免全部雙緩沖器和不能變成現(xiàn)行的在集成電路芯片上 ,直到下一個(gè)給寄存器 r 寫入所必需的。當(dāng)程序設(shè)計(jì)為一個(gè)新的頻率時(shí) ,寄存器 r0 將總是寫最后的寄存器 . 串行接口占空系數(shù) 串行接 口占空系數(shù) ,當(dāng)設(shè)計(jì) r2 或 r1 寄存器沒(méi)有值得注意的干擾時(shí) ,對(duì)合成器 ,在它的頻譜中 ,調(diào)整相位或降低相位 .因此 ,在 GSM 應(yīng)用中 .它在數(shù)據(jù)子幀的帶電部件期間能被執(zhí)行。因?yàn)?,它在程序編制那三寄存器時(shí) ,僅僅只需 10.2 s 電容 .r2、 r1，和 r0 在 6.5 MHz 的串行接口時(shí)鐘頻率被典型地使用、這個(gè)程序設(shè)計(jì)還可以執(zhí)行在前保護(hù)期間用 LE 邊緣針對(duì)于在 R0 資料中的鎖存器 ,延遲直到使它的開關(guān)頻率合。 應(yīng)用 一 GSM基站本機(jī)振蕩器 圖 36所示 ADF4193被用于一壓控振蕩器產(chǎn)生本機(jī)振蕩為一 GSM1800的基站。對(duì)于GSM,REFIN 信號(hào)可以是 13 MHz的任何一種整數(shù)倍數(shù)、主要條件是信號(hào)響應(yīng)速率最少 29 保證 350 V s。 dBm、 104 MHz輸入正弦波顯示滿足這些條件。 推薦參數(shù)對(duì)于不同的 GSM PCS DCS合成器如表 9所示。 表 9. 推薦設(shè)定參數(shù) 環(huán)帶寬和 PFD頻率 60 kHz環(huán)路帶寬是窄的使鎖相環(huán)相位噪聲衰減和支線要求發(fā)送一低電平。一 40 kHz帶寬對(duì)滿足 GSM900接收單元合成器獨(dú)特地相位噪聲和支線必要條件在 800 kHz偏移量來(lái)說(shuō)是必須的。要得到偏移量接收單元最低的分支標(biāo)準(zhǔn)在 800 kHz，-調(diào)制器應(yīng) 該起動(dòng)向上至重復(fù)取樣的比率是可能的。 因此對(duì)于 GSM900接收單元，一 26MHz PFD頻率選擇 MOD =130是必需的對(duì)于 200千赫等級(jí)。既然 MOD的值可被二除盡，必然的 FRAC信道有部分的 100千赫分支。這是由 40 kHz環(huán)路濾波器衰減的 ,因此不涉及。然而， 60 kHz環(huán)路濾波器推薦作發(fā)送用途 .閉環(huán)響應(yīng)的峰值接近于 100 kHz。因此 13 MHz PFD和 MOD =65，哪個(gè)能夠避免 100 kHz的分支就是最好的選擇對(duì)于一發(fā)送合成器。 高頻脈動(dòng) 高頻脈動(dòng)中止應(yīng)選擇最低的 rms相位誤差。 預(yù)定標(biāo)器 預(yù)定標(biāo)器應(yīng)該選擇為該 PCS和 DCS頻帶，預(yù)定標(biāo)器允許 N分頻器范圍低到保證 GSM900發(fā)送和接收單元頻帶和 26 MHz PFD頻率的 13 MHz一致。 發(fā)送定時(shí)大小 由于要符合 GSM頻譜開關(guān)需要 ,發(fā)送合成器將不會(huì)關(guān)斷頻率直到 PA輸出功呈鋸齒形向下至少 50分貝。如果需要花費(fèi) 10s到鋸齒形下降這些電平 ,那么發(fā)送合成器鎖定最終頻率和相位在 30s的最后 20s的保護(hù)期間生效。 在快速鎖定方式發(fā)送帶寬提高倍。這些導(dǎo)致 480 kHz鎖相環(huán)實(shí)現(xiàn)頻率鎖定 ,對(duì)一跳變交叉的帶寬 6s。 此后 ,PA開始呈鋸齒形向上并且 環(huán)路帶寬被恢復(fù)到終值 .由于 ICP計(jì)時(shí)器 =28，充電泵電流從 8.6s時(shí)開始減少。 當(dāng) sw1 sw2和 sw3計(jì)時(shí)器=35時(shí)，電流達(dá)到它的最終值在環(huán)路濾波器開關(guān)在 10.8s以前斷開。 隨著這個(gè)定時(shí)值的大小，相位干擾引起頻帶寬度減少到它的最終值 20s， GSM的脈沖有源器件的起動(dòng)時(shí)間。 如果快速相位調(diào)整是與 60 kHz帶寬調(diào)整要求一致，那么定時(shí)值可能減少很多但是不會(huì)小于 s在寬的帶寬模式需要實(shí)現(xiàn)頻率鎖定。 接收單元定時(shí)大小 40 kHz接收單元環(huán)路帶寬提高倍時(shí)，它導(dǎo)致 320 kHz的快速鎖定。要和接收單 30 元定時(shí) 值顯示一致，帶寬將減少 12s，它允許相位干擾有充分的時(shí)間還原 .在接收單元有源器件的時(shí)間