畢業(yè)設(shè)計(jì)36電壓控制LC震蕩器系統(tǒng)設(shè)計(jì)

1 鄂州大學(xué) 畢業(yè)設(shè)計(jì)（論文） 課題名稱： 電壓控制 LC 震蕩器系統(tǒng)設(shè)計(jì) 系部名稱 ： 電子電氣工程系 專業(yè)班級 ： 電子信息工程 指導(dǎo)教師 ： 李 文 植 學(xué)生姓名 ： 徐 廣 完成 時(shí)間 ： 2009 年 3 月 28 日至 2009 年 5 月 28 日 初稿時(shí)間： 2009 年 4 月 23 日 定稿時(shí)間： 2009 年 5 月 28 日 答辯時(shí)間： 2009 年 6 月 7 日 2 電壓控制 LC 振蕩器系統(tǒng)設(shè)計(jì) 1. 電壓控制 LC 振蕩器設(shè)計(jì)要求 設(shè)計(jì)并制作一個(gè)電壓控制 LC 振蕩器。振蕩器輸出為正弦波，輸出頻率范圍為 1535 MHz 輸出電壓峰 峰值 Vp-p=(1 0.1) V。 2 電壓控制 LC 震蕩器系統(tǒng)設(shè)計(jì)方案 設(shè)計(jì)一個(gè)電壓控制的 LC 震蕩器。震蕩器的輸出為正弦波。本系統(tǒng)設(shè)計(jì)采用數(shù)字頻率合成技術(shù)，利用鎖相環(huán)的原理，使輸出電壓穩(wěn)定在一固定頻率上；采用電壓負(fù)反饋和自動(dòng)增益控制（ AGC）電路，使輸出電壓輻值穩(wěn)定在（ 1 0.1） V；控制部分采用 FPGA 來完成；顯示部分采用液晶顯示模塊， 顯示 設(shè)定頻率、輸出頻率及輸出電壓峰 -峰值 Vp-p 2.1 壓控振蕩器的設(shè)計(jì)方案論證 與選擇 方案一：采用分立元件構(gòu)成。利用低噪聲場效應(yīng)管作振蕩管，采用變?nèi)荻O管直接接入振 蕩回路作為壓控器件，電路為電感三點(diǎn)式振蕩器。該方法現(xiàn)實(shí)簡單，但是調(diào)試?yán)щy，而且輸出頻率不易靈活控制。 方案二：采用壓控震蕩芯片 MC1648 和容變二極管 MV209，外接一個(gè) LC 諧振回路構(gòu)成變?nèi)荻O管壓控振蕩器。只需調(diào)節(jié)變?nèi)荻O管兩端的電壓，便可改變 MC1648 的輸出頻率穩(wěn)定度進(jìn)一步提高。 綜上所述，選擇方案二。 2.2 頻率合成器的設(shè)計(jì)方案論證與選擇 方案一： 采用直接式頻率合成技術(shù)，將一個(gè)或幾個(gè)晶體振蕩器產(chǎn)生的標(biāo)準(zhǔn)頻率通過諧波發(fā)生器產(chǎn)生一系列頻率，然后再對這些頻率進(jìn)行倍頻、分頻或混頻，獲得大量的離散頻率。直接式頻率合成器頻率穩(wěn)定度高，頻率轉(zhuǎn)換時(shí)間短，頻率間隔小。但系統(tǒng)中需要用大量的混頻器、濾波器等，體積大，易產(chǎn)生過多的雜散分量，而且成本高，安裝調(diào)試都比較困難。 方案二：采用模擬鎖相環(huán)式頻率合成技術(shù)，通過環(huán)路分頻器降頻，將 VCO 的頻率降低，與參考頻率進(jìn)行鑒相。優(yōu)點(diǎn)是：可以得到任意小的頻率間隔；鑒相器的工作頻率不高，頻率變化范圍不大，帶內(nèi)帶外噪聲和鎖定時(shí)間易于處理；不需要昂貴的晶體濾波器 ：頻率穩(wěn)定度與參考晶振的頻率穩(wěn)定度相同 缺點(diǎn)是： 分辨率的提高要通過增加循環(huán)次數(shù)來實(shí)現(xiàn)，電路超小型化和集成化比較復(fù)雜。 方案三： 采用數(shù)字鎖相環(huán)頻率合成技術(shù)，由晶振、鑒頻 /鑒相器（ FD/PD）、環(huán)路濾波器（ LPF）、可變分頻器（ N）和壓控振蕩器（ VCO）組成。利用鎖相環(huán)，將 VCO 的輸出頻率鎖定在所需頻率上 ，可以很好地選擇所需頻率信號，抑制雜散分量，并且避免了大量的濾波器。頻率合成采用大規(guī)模集成 PLL 芯片 MC145152，前置分頻器選用芯片 MC12022， VCO 3 選用 MC1648，環(huán)路濾波器由運(yùn)放 LM358 和 RC 電路組成，即可完成鎖相環(huán)路的設(shè)計(jì)。 綜上所述，選擇方案三，該電路設(shè)計(jì)簡單，功能齊全，可靠性高，抗干擾性強(qiáng)。 2.3 控制模塊 的設(shè)計(jì)方案論證與選擇 方案一：利用單片機(jī)控制集成芯片 MC145152 的分頻系數(shù) A 和 N，以改變輸出頻率的大小。但是由于所采用單片機(jī)只有 32 個(gè) I/O 口，而 MC145152 就需要 19 個(gè) I/O，再加上顯示部分，資源緊張，需要增加 I/O 口，使外圍電路變得復(fù)雜，抗干擾性降低，可靠性不高。 方案二：利用 FPGA 來控制。 FPGA 的運(yùn)行速度快，資源豐富，使用方便靈活，易于進(jìn)行功能擴(kuò)展。系統(tǒng)的多個(gè)不見如頻率測量電路、 鍵盤控制電路、顯示控制等都可以集成到一塊芯片上，大大減小了系統(tǒng)的體積，并且提高了系統(tǒng)的穩(wěn)定性和抗干擾性。 綜上 所述，選擇方案二，采用 FPGA 作為控制器件。 2.4 測頻模塊的設(shè)計(jì)方案論證與選擇 方案一：采用專用的頻率測量芯片，如用 INTERSIL 公司的 ICM7216B，只需少量的元件就能構(gòu)成高精度的數(shù)字頻率計(jì)，并且該芯片可以直接驅(qū)動(dòng) 8 個(gè)數(shù)碼管進(jìn)行動(dòng)態(tài)掃描顯示。但是該芯片價(jià)格高，并且系統(tǒng)對芯片的資源利用少。 方案二：采用中小規(guī)模的數(shù)字集成電路構(gòu)成一個(gè)頻率計(jì)，用來測量輸出頻率。該電路由放大整形電路，時(shí)基電路、邏輯控制電路、計(jì)數(shù)器、鎖存器等組成。雖然原理簡單，現(xiàn)實(shí)比較容易，但是電路復(fù)雜，可靠性不高。 方案三：采用 FPGA 來現(xiàn)實(shí)側(cè)頻功能。將壓控振蕩器的輸出頻率經(jīng)過另一個(gè)前置分頻器 MC12022 進(jìn)行固定分頻后送 FPGA 進(jìn)行測量，并實(shí)時(shí)送入液晶顯示器顯示出測得的頻率。由于 MC12022 可對輸入正弦波整形，所以無須外加整形電路。這樣硬件電路十分簡單，只利用軟件編程便可實(shí)現(xiàn)一系列的功能。功能集成在 FPGA 一塊芯片上，可靠性高，準(zhǔn)確性好， 容易實(shí)現(xiàn)，并且充分利用了 FPGA 的資源。采用 FPGA 實(shí)現(xiàn)的頻率計(jì)組成如圖 1 所示。 綜上所述，選擇方案三，充分利用 FPGA 的資源，采用 FPGA 構(gòu)成頻率計(jì)實(shí)現(xiàn)輸出頻率的測量。 前置分頻器 MC12022 FPGA LCD 顯示 圖 1 采用 FPGA 實(shí)現(xiàn)的頻率計(jì)組成框圖 4 2.5 峰 -峰值檢測電路的設(shè)計(jì)方案論證與選擇 方案一：利用一個(gè)二極管和電容即可構(gòu)成一個(gè)簡單的檢測電路，輸入信號電壓直接 加在檢測電路上，對電容充電，通過測量電容兩端電壓便可得到輸出電壓峰 -峰值。 在輸入信號幅度比較大的情況下，輸入電壓峰 -峰值與輸入電壓成線性關(guān)系。雖然利用該方法實(shí)現(xiàn)容易，但對于小信號的部分，輸入電壓峰 -峰值與輸入電壓不成線性關(guān)系，測量的數(shù)據(jù)不準(zhǔn)確。 方案二：利用二極管和運(yùn)放 LM324 構(gòu)成一個(gè)檢波電路，用來測量電壓的峰 -峰值。利用該方法準(zhǔn)確度高， 穩(wěn)定性好，構(gòu)成也比較簡單，再通過一個(gè) A/D 轉(zhuǎn)換器，便可將數(shù)據(jù)直接送入 FPGA 顯示。利用該方法電路測量容易，也比較準(zhǔn)確。 綜上所述，選擇方案二，利用二極管和運(yùn)放 LM324 實(shí)現(xiàn)輸出電壓峰 -峰值的檢測。 2.6 穩(wěn)幅電路的設(shè)計(jì)方案論證與選擇 方案一：采用交流電壓并聯(lián)負(fù)反饋電路實(shí)現(xiàn)穩(wěn)幅電路。在放大電路中引入交流電壓并聯(lián)負(fù)反饋。反饋網(wǎng)絡(luò)由一個(gè)可變電阻組成，穩(wěn)定輸出電壓。但引入交流負(fù)反饋，因環(huán)境溫度變化、電源電壓波動(dòng)等原因引起的放大倍數(shù)的變化都將減小，是以犧牲放大倍數(shù)為代價(jià)的。 方案二：采用交流電壓并聯(lián)負(fù) 反饋電路和自動(dòng)增益控制 (AGC)電路一起實(shí)現(xiàn)的穩(wěn)幅電路。由于 VCO 芯片 MC1684 內(nèi)部有 AGC 電路，因此在引入了交流電壓并聯(lián)負(fù)反饋的基礎(chǔ)上，輸出電壓再經(jīng)過一個(gè) AGC 電路，在輸入信號電平變化時(shí)，用改變增益的辦法維持輸出信號電平基本不變，利用該方法可以進(jìn)一步提高輸出電壓的穩(wěn)定性，保證在 1535 MHz 的頻率范圍內(nèi)，輸出電壓峰 -峰值控制在（ 1 0.1） V 綜上所述，選擇方案二，采用交流電壓負(fù)反饋電路和 AGC電路作為穩(wěn)幅電路。 2.7 末級功率放大電路的設(shè)計(jì)方案論證與選擇 方案一：采用甲類或乙類功率放大 電路。甲類放大器的導(dǎo)通角為 360，適用于小信號功率放大；乙類功率放大器的導(dǎo)通角為 180，適合大功率工作。但是甲類或乙類功率放大電路其輸出功率和效率都不是很高，一般不作為高頻功率放大器。 方案二：采用丙類功率放大電路。三極管用 3DA5109。調(diào)整放大管的導(dǎo)通角 =70左右，可以提高功放的效率。為了防止失真過大，輸出端采用并聯(lián)諧振回路。當(dāng)負(fù)載為容性時(shí)，采用串聯(lián)諧振回路。這樣可以使輸出功率和效率都達(dá)到最大值。 綜上所述，選擇方案二，采用丙類放大器電路設(shè)計(jì)末級放大電路。 2.8 立體聲模塊的設(shè)計(jì)方案論證與選擇 方案一：采用分立元件組成立體聲模塊。利用該方法實(shí)現(xiàn)比較簡單，但外圍電路復(fù)雜，調(diào)試麻煩，而其可靠性不高。 方案二：采用調(diào)頻立體聲發(fā)射芯片 BA1404， BA1404 將立體聲調(diào)制、 FM調(diào)制和 RF放大功能集成在一個(gè)芯片上，彌補(bǔ)了用分立元件來設(shè)計(jì)調(diào)頻電路的不足，而且具有立體聲調(diào)制的功能，僅用很少的外圍元件就可以得到立體聲調(diào)頻信號。 綜上所述，選擇方案二，采用調(diào)頻立體聲發(fā)射芯片 BA1404. 2.9 自制音源的產(chǎn)生 5 利用 FPGA來產(chǎn)生自制音源信號。使用該方法編程簡單， FPGA資源豐富，在 ROM里可存入多首歌曲，語音等音頻信號，可通過按鍵選擇收聽自制音源里存儲(chǔ)的歌曲、外接音源播放的歌曲或其他語音信號。選擇自制音源還可以顯示曲目。 2.10 顯示方式選擇 方案一：采用 LED 數(shù)碼管顯示。使用多個(gè)數(shù)碼管進(jìn)行動(dòng)態(tài)顯示。由于顯示的內(nèi)容比較多，過多地增加數(shù)碼管的個(gè)數(shù)顯然不可行，進(jìn)行輪流顯示則控制復(fù)雜，加上數(shù)碼管需要較多連線，使得電路復(fù)雜，功耗表較大。 方案二：采用字符型 LCD顯示?？梢燥@示英文及數(shù)字。利用 FPGA來驅(qū)動(dòng)液晶顯示模塊，設(shè)計(jì)簡單，且界面美觀舒適，耗電小。 綜上所述，選擇方案二，采用 LCD 實(shí)時(shí) 顯示輸入頻率、實(shí)測頻率、電壓峰 -峰值、自制音源曲目和時(shí)間。 2.11 電源方案的選擇 系統(tǒng)需要多個(gè)電源， FPGA使用 5V穩(wěn)壓電源，振蕩器的變?nèi)荻O管需要 110 V 電壓運(yùn)放、功效等需要 12 V 穩(wěn)壓電源。 方案一：采用升壓型穩(wěn)壓電路。用兩片 MC34063 芯片分別將 3 V 的電池電壓進(jìn)行直流斬波調(diào)壓，得到 5 V 和 12 V 的穩(wěn)壓輸出，只需使用兩節(jié)電池，既節(jié)省了電池，又減少了系統(tǒng)體積重量。但該電路供電電流小，供電時(shí)間短，無法使相對龐大的系統(tǒng)穩(wěn)定運(yùn)行。 方案二：采用三端穩(wěn)壓集成 7805 與 7812 分別得到 5V 與 12V 的穩(wěn)定電壓。利用該方法方便簡單，工作穩(wěn)定可靠。 綜上所述，選擇方案二，采用集成三端穩(wěn)壓器電路 7805 和 7812. 3 電壓控制 LC 振蕩器系統(tǒng)組成 經(jīng)過方案比較與論證，最終確定的電壓控制 LC 振蕩器的系統(tǒng)組成框圖如圖 2 所示。采用鎖相環(huán)頻率合成器技術(shù)，由 FPGA 實(shí)現(xiàn)對 PLL 頻率合成器的控制；集成電路 MC1684、MC145152、 MC12022、低通濾波器和晶振構(gòu)成鎖相環(huán)頻率合成器；峰 -峰值檢測電路完成檢測輸出電壓峰 -峰值，將其數(shù)據(jù)通過 ADC0809 A/D 轉(zhuǎn)換，輸入 FPGA 處理后送 顯示；末級功放選用 三極管 3DA5109，使其工作在丙類放大狀態(tài)，在輸出負(fù)載為容性阻抗時(shí)，用一個(gè)串聯(lián)諧振回路提高其輸出功率，同時(shí)，系統(tǒng)還現(xiàn)實(shí)了頻率擴(kuò)展、自制音源、立體聲編碼等實(shí)用性功能。 6 圖 2 4. 壓控震蕩器和穩(wěn)幅電路設(shè)計(jì) 壓控 LC 震蕩器地愛電路（ VCO）由壓控震蕩芯片 MC1648、變?nèi)荻O管 MV209 以及LC 諧振電路組成。其電原理如圖 3 所示。 圖 3 F P G A 功放 AGC VCO MC16848 峰 -峰值 檢測電路 低通濾波器 LM358 A/D 轉(zhuǎn)換 ADC0809 麥克風(fēng) 立 體 聲 編 碼 BA1404 外接音源 MC145152 參考分頻器 鑒頻 鑒相 可編程分頻器 前置分頻器 MC12022 LDC 驅(qū)動(dòng) 自制音源 頻率 設(shè)定 確定分頻統(tǒng) A/轉(zhuǎn)換 控制 頻率測量 前置分頻器 MC12022 LCD 顯示電壓 / 頻率 /時(shí)間 /曲目 1535MHz 按 鍵 控 制 7 電路中， MC1648 引腳端 3 為緩沖輸出，一路供前置分頻器 MC12022，一路經(jīng)功放電路放 大 后輸出（ V oot1 ）； MC1648 的引腳端 5 是自動(dòng)增益控制電路 (AGC) 的反饋輸入端，將功率 放大器輸出的電壓 Voot1 通過一個(gè)反饋電路接到該引腳端，可在輸出頻率不同的情況下自動(dòng)調(diào)整輸出電壓的幅值并使其穩(wěn)定在（ 1 0.1） V一對串聯(lián)變?nèi)荻O管背靠背地與該諧振回路相連，振蕩器的輸出頻率隨加在變?nèi)荻O管上的電壓大小而改變；為達(dá)到最佳工作性能，在工作頻率范圍內(nèi)要求并聯(lián)諧振回路的 Ql 100. MC1648的內(nèi)部電路與 10引腳端和 12引腳端外接的 LC諧振回路（含 MV209） 組成正反饋的正弦震蕩電路。其震蕩頻率由式 1 計(jì)算。 （ 1） 其中： VOC產(chǎn)生的震蕩頻率范圍與變?nèi)荻O管的壓容特性有關(guān)。圖 4 （ a） 為變?nèi)荻O管的電容特性測試電路圖，圖 4（ b） 為其壓容特性和壓控振蕩器的 壓控特性示意圖。從圖中可見，變?nèi)荻O管的反偏電壓從 V D.MIN V D.MAX 變化 ，對應(yīng)的輸出頻率范圍式 f MIN - f MAX. 在預(yù)先給 L 的情況下，對變?nèi)?二極管加不同的電壓，測得對應(yīng)的諧振頻率，從而可計(jì)算 CD的 值。減小諧振回路電感的電感量，調(diào)節(jié)電容的容量，不需要并聯(lián)或者改變變?nèi)荻O管，即可很容易地實(shí)現(xiàn)頻率擴(kuò)展。在試驗(yàn)中利用該方法單管電感繞 6圈，調(diào)節(jié)電容曾使 VCD輸出達(dá)到 87MHz，在本設(shè)計(jì)中通過該方法使輸出頻率的范圍擴(kuò)展到 14-45 MHz 8 5 前置分頻器和鎖相頻率合成器電路設(shè)計(jì) 采用 MC12022前置分頻器與 MC14512 中的 A和 N計(jì)數(shù)器一起構(gòu)成一個(gè)吞咽脈沖可編程分頻器， 圖 5 為其工作示意圖，其中 (a)是 P/(P-1)前置分頻器方框圖 ，（ b）是吞咽脈沖計(jì)數(shù)的示意圖。 MC12022的分頻比為 P=63和 64 。 MC12022受控于吞咽計(jì)數(shù)器的分頻比切換信號，也就是模式選擇信號 M ，當(dāng) M 為高電平時(shí)，分頻比為 P+1 ;當(dāng) M 為低電平使，分頻比為 P.MC145152內(nèi)的 N和 A計(jì)數(shù)器均為減法計(jì)數(shù)器。當(dāng)減到零時(shí)， A計(jì)數(shù)器輸出有高電平變?yōu)榈碗娖剑?N 計(jì)數(shù)器減到零時(shí)，輸出一脈沖到（ FD PI） ，并同時(shí)將預(yù)置的 N和 A重新置入 A和 N計(jì)數(shù)器。利用這種方法可方便地使總分頻比連續(xù)數(shù)，總分頻比 D=PN+A 9 鎖相環(huán)頻率合成器是以大規(guī)模集成 的 PLL芯片 MC145152 為核心設(shè)計(jì)的。 它是一塊采用并行碼輸入方式設(shè)置、由 14 根并行輸入數(shù)據(jù)編碼的雙模 CMOS-LSI 鎖相環(huán)頻率合成器。MC145152的應(yīng)用電路如圖 6 所示 圖 6 MC145152 應(yīng)用電路 MC145152片內(nèi)含有基準(zhǔn)頻率振蕩器、可供用戶選擇的參考分頻器（ 12 8 ROM參數(shù)譯碼器和 12 位 R 計(jì)數(shù)器）、雙端輸出鑒相器、控制邏輯、 10 位 N 計(jì)數(shù)器、 6 位可編程的 6位 A計(jì)數(shù)器和鎖定檢測等電路。其中， 10 位 N計(jì)數(shù)器、 6位 A計(jì)數(shù)器、模擬控制邏輯和外接雙模前置分頻器組成吞咽脈沖程 序分頻器。吞咽脈沖程序分頻器的總分頻比 D=PN+A(A的范圍為 0-63， N的范圍為 0-1023).由此可計(jì)算出頻率和 A、 N值的對應(yīng)關(guān)系。利用 FPGA控制器，由 14 根并行輸入數(shù)據(jù)編程設(shè)置，改變頻率和 AN值，便可達(dá)到改變輸出頻率的母的。 參考分頻器是為了得到所需的頻率間隔而設(shè)定的。頻率合成器的輸出頻譜是不連續(xù)的，兩個(gè)相鄰頻率之間的最小間隔就是頻率間隔。在 MC145152 中，外部穩(wěn)定參考源有 OSCIN 輸入，經(jīng) 12位分頻將輸入頻率 R，然后送入 FD/PD中。作為 R計(jì)數(shù)分頻器用于將晶振頻率 10 降低作為參考頻率，可以 控制輸出頻率間隔。 R 值可由 RA0、 RA1和 RA2確定； MC145152 參考分頻器系數(shù)的設(shè)置如表 1 所列 表 1 MC145152參考分頻器分頻系數(shù)的設(shè)置 R 8 64 128 256 512 1024 1160 2048 RA2 0 0 0 0 1 1 1 1 RA1 0 0 1 1 0 0 1 1 RA0 0 1 0 1 0 1 0 1 MC145152 中鑒相器的作用實(shí)際上相當(dāng)于一個(gè)模擬乘法器。鑒相乘法器。鑒相器將參加分頻器輸出信號和壓控振蕩器產(chǎn)生的頻率信號進(jìn)行比較，輸出為兩者之間相位差。低通濾 波器將其中高頻分量濾掉。 6. 低通濾波器電路和電源電路設(shè)計(jì) 6.1 低通濾波器電路 低通濾波器由運(yùn)放 LM358和 RC電路組成，其電原理圖如圖 7 所示 圖 7 低通濾波器電原理圖 低通濾波器用于濾除鑒相器輸出的誤差電壓中的高頻分量和瞬變雜散干擾信號，以獲得更穩(wěn)定的控制電壓，提高環(huán)路穩(wěn)定性及改善環(huán)路跟蹤性能和噪聲性能。鎖相穩(wěn)頻系統(tǒng)是一個(gè)相位反饋系統(tǒng)，其反饋目的是使 VCO 的振蕩頻率由自有偏差的狀態(tài)逐步過渡到準(zhǔn)確的標(biāo)準(zhǔn)值。若 VCO用作調(diào)頻源，則其瞬時(shí)頻率總是偏差標(biāo)準(zhǔn)值的。 VCO中心頻率不穩(wěn)定主要由溫度、 濕度、直流電源等外界因素引起，其變化是緩慢的。鎖相環(huán)路只對引起 VCO平均中心頻率不穩(wěn) 11 定的分量（處于低通濾波器通帶之內(nèi)）起作用，使其中心頻率鎖定在設(shè)定的頻率上。因此，輸出的調(diào)頻波中心頻率穩(wěn)定度很高。根據(jù)式 2 可計(jì)算出低通濾波器的截止頻率 f 0一般情況下 ，該截止頻率值小于 10 Hz 理論上，環(huán)路濾波器的通帶應(yīng)盡量小，但是成本、體積也隨之增加，幾赫茲已經(jīng)能滿足要求。 （ 2） 式 (2)中， U3運(yùn)放同相輸入端電壓， U2為反相輸入端電壓， U11 和 U12為來自鑒相器的誤差信號， U0為運(yùn)放輸出電壓。由式（ 2）可以解 得截止頻率 f 0=5.8Hz。 6.2 電源電路 由于運(yùn)放 LM358的工作電壓為 +12 V ，其他各芯片工作電壓為 +5V ，輸入電壓為 +15-+20，因此選用 LM7812和 LM7805 將電壓穩(wěn)壓到 +12V和 +5V。芯片的輸入端，輸出端與地之間連接大容量的濾波電容；靠近芯片的輸入引腳加小容量高頻電容， 以抑制芯片自激；輸出引腳端一個(gè)連接高頻電容（ 0.5 F），以減小高頻噪聲。 7. 功率放大電路和輸出電壓峰 -峰值檢測顯示電路設(shè)計(jì) 功率放大器電原理圖如圖 8 所示。利用三極管 9018 將壓控震蕩芯片 MC1648的第 3引腳輸出的電壓進(jìn)行放大。為了提高功率放大器的效率，后級的三極管 3DA5109 工作在丙類狀態(tài)。放大器效率可由式 3 計(jì)算： =(POUT PE)X100% （ 3） 式中 ， POUT為輸出功率， PE為電源消耗的功率。在輸出功率不變的情況下， PE越小 ，效率越高。 VCO輸出的電壓經(jīng)三極管 9018后，通過可調(diào)電阻 R4 形成一個(gè)交流電壓并聯(lián)負(fù)反饋；三極管 9018工作在甲類放大狀態(tài)，在頻率改變的情況下，應(yīng)調(diào)整 C3和 L3 的值，使得其諧 12 振頻率約為 30MHz。此時(shí)，當(dāng)輸出接 50負(fù)載時(shí)，調(diào)整電感 L3 的抽頭，使輸出電 壓 UOUT2取得最大值，此時(shí)功率最大。調(diào)整放大管 3DA5109 的導(dǎo)通角在 70左右，可以提高功效的效率。為了防止失真過大。輸出端采用并聯(lián)諧振回路；當(dāng)負(fù)載為容性時(shí)，采用串聯(lián)諧振回路。這樣可使輸出功率和效率都達(dá)到最大值。在該電路中，在 T1 次級抽頭增加一個(gè)自動(dòng)增益負(fù)反饋電路（ AGC） ，輸出的電壓 UOUT接到 MC1648 的引腳端 5. 圖 8 功率放大器電原理圖 VCO 輸出電壓峰 -峰值檢測電路如圖 9 所示，由一個(gè)二極管 2AP30、一個(gè)電容和運(yùn)放LM324構(gòu)成。輸入電壓連接到二極管正極 ，正半周時(shí)二極管導(dǎo)通，對電 容充電，對應(yīng)一個(gè)電壓值；負(fù)半周時(shí)二極管截止，電容放電。因充電時(shí)間短，而放電時(shí)間常數(shù)很大，形成脈動(dòng)直流源，經(jīng)運(yùn)放直流放大器后，輸出一個(gè)大約幾伏 的直流電壓 U0.將輸出電壓 U0 經(jīng) A/D 轉(zhuǎn)換后輸入 FPGA處理，然后送顯示電路就可以直接讀出 VCO輸出電壓峰 -峰值。 圖 9 輸出電壓峰 -峰值測量電路 8. 立體聲電路模塊應(yīng)用電路設(shè)計(jì) 立體聲電路以發(fā)射芯片 BA1404 為核心部件，由前置音頻放大器（ AMP）、立體聲調(diào)制器 13 （ MPX）、 FM 調(diào)制器、射頻放大器及振蕩器等電路組成。 核芯片采用低電壓、低功耗設(shè)