實驗四微控制器實驗.doc

實驗四 微控制器實驗1 節(jié)拍脈沖發(fā)生器時序電路實驗實驗課件參考：/CMPUT_EXPMT/Experiments/Expmt4 / 實驗4-1.ppt實驗示例參考：/CMPUT_EXPMT/Experiments/Expmt4 / DEMO_4_1_S_T一實驗?zāi)康模?）掌握節(jié)拍脈沖發(fā)生器的設(shè)計方法和工作原理。 （2）理解節(jié)拍脈沖發(fā)生器的工作原理。二實驗原理計算機之所以能夠按照人們事先規(guī)定的順序進行一系列的操作或運算，就是因為它的控制部分能夠按一定的先后順序正確地發(fā)出一系列相應(yīng)的控制信號。這就要求計算機必須有時序電路?？刂菩盘柧褪歉鶕?jù)時序信號產(chǎn)生的。本實驗說明時序電路中節(jié)拍脈沖發(fā)生器的工作原理。1、連續(xù)節(jié)拍發(fā)生電路設(shè)計（圖4-1-1）：可由4 個D 觸發(fā)器組成，可產(chǎn)生4 個等間隔的時序信號T1T4，其中CLK1 為時鐘信號，由實驗臺右邊的方波信號源clock0 提供，可產(chǎn)生1Hz12MHz 的方波信號頻率。實驗者可根據(jù)實驗自行選擇信號頻率。當RST1 為低電平時，T1 輸出為“1”，而T2、T3、T4 輸出為“0”；當RST1 由低電平變?yōu)楦唠娖胶?，T1T4將在CLK1 的輸入脈沖作用下，周期性地輪流輸出正脈沖，機器進入連續(xù)運行狀態(tài)（EXEC）。T1T4 以及CLK1、RST1 的工作波形如圖4-1-2 所示。示例工程文件是T4.bdf。硬件實驗驗證方法如圖4-1-1 所示，下載T4.SOF 文件，選擇實驗?zāi)Ｊ?，Clock0 接4Hz，鍵8 控制RST1，高電平時可以看到，發(fā)光管1、2、3、4 分別顯示T1、T2、T3、T4 的輸出電平（實驗結(jié)果與仿真波形圖4-1-2 比較?。?、單步節(jié)拍發(fā)生電路（圖4-1-3）：將圖4-1-1 電路稍加改變即可得到圖4-1-3 所示的單步運行電路。該電路每當RST1 出現(xiàn)一個負脈沖后，僅輸出一組T1、T2、T3、T4 節(jié)拍信號，直到RST1 出現(xiàn)下一個負脈沖，波形如圖4-1-4 所示。示例工程文件是T5.bdf。硬件實驗驗證方法如圖4-1-3 所示，下載T5.SOF 文件，選擇實驗?zāi)Ｊ?，Clock0 接4Hz（選擇范圍是1Hz-50MH），鍵8 控制RST1。每出現(xiàn)一個負脈沖，發(fā)光管1、2、3、4 分別顯示T1、T2、T3、T4 的輸出電平一次（實驗結(jié)果與仿真波形圖4-1-4 比較?。?、單步/連續(xù)節(jié)拍發(fā)生電路（圖4-1-5）：。增加兩個2-1 多路選擇器，可將圖4-1-3 電路改變?yōu)閳D4-1-5 所示電路。S0 是單步或連續(xù)節(jié)拍發(fā)生控制信號，當S0=0，選擇單步運行方式；當S0=1，選擇連續(xù)運行方式。圖4-1-6 為此電路的仿真波形。示例工程文件是TS5.bdf。硬件實驗驗證：下載TS5.SOF 文件，選擇實驗?zāi)Ｊ?，Clock0 接4Hz，鍵8 控制RST1，鍵7 控制S0，發(fā)光管1、2、3、4 分別顯示T1、T2、T3、T4 的輸出電平（實驗結(jié)果與仿真波形圖4-1-6 比較?。?。圖4-1-5 單步/連續(xù)運行電路工作原理圖4-1-6 單步運行電路工作波形三實驗步驟(1) 硬件驗證測試連續(xù)節(jié)拍發(fā)生電路（圖4-1-1），實驗結(jié)果與仿真波形圖4-1-2 比較！(2) 硬件驗證測試單步節(jié)拍發(fā)生電路（圖4-1-3），實驗結(jié)果與仿真波形圖4-1-4 比較！(3) 硬件驗證測試單步/連續(xù)節(jié)拍發(fā)生電路（圖4-1-5），實驗結(jié)果與仿真波形圖4-1-6 比較！(4) 繪出相應(yīng)的時序波形圖。四實驗報告(1)實驗原理。 (2)繪制相應(yīng)的時序波形圖。 (3)實驗結(jié)果分析、討論。五思考題1單步運行與連續(xù)運行有何區(qū)別，它們各自的使用環(huán)境怎樣？2如何實現(xiàn)單步/連續(xù)運行工作方式的切換？3用VHDL 設(shè)計實現(xiàn)節(jié)拍控制電路，并通過實驗臺驗證其（單步/連續(xù)）功能。2. 程序計數(shù)器PC 與地址寄存器AR 實驗實驗課件參考：/CMPUT_EXPMT/Experiments/Expmt4 / 實驗4-2.ppt實驗示例參考：/CMPUT_EXPMT/Experiments/Expmt4 / DEMO_4_2_PC_AR一實驗?zāi)康?掌握地址單元的工作原理。2掌握的兩種工作方式，加1 計數(shù)和重裝計數(shù)器初值的實現(xiàn)方法；3掌握地址寄存其從程序計數(shù)器獲得數(shù)據(jù)和從內(nèi)部總線獲得數(shù)據(jù)的實現(xiàn)方法。二實驗原理地址單元主要由三部分組成：地址寄存器和多路開關(guān)。程序計數(shù)器PC 用以指出下一條指令在主存中的存放地址，CPU 正是根據(jù)PC 的內(nèi)容去存取指令的。因程序中指令是順序執(zhí)行的，所以PC 有自增功能。程序計數(shù)器提供下一條程序指令的地址，如電路圖4-2-1所示，在T4 時鐘脈沖的作用下具有自動加1 的功能；在LDPC 信號的作用下可以預(yù)置計數(shù)器的初值（如子程序調(diào)用或中斷相應(yīng)等）。當LDPC 為高電平時，計數(shù)器裝入data 端輸入的數(shù)據(jù)。aclr 是計數(shù)器的清0端，高電平有效（高電平清零）；aclr 為低電平時，允許計數(shù)器正常計數(shù)。地址寄存器AR（74273）鎖存訪問內(nèi)存SRAM 的地址。273 中的地址來自兩個渠道。一是程序計數(shù)器PC 的輸出，通常是下一條指令的地址；二是來自于內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)，通常是被訪問操作數(shù)的地址。為了實現(xiàn)對兩路輸入數(shù)據(jù)的切換，在FPGA 的內(nèi)部通過總線多路開關(guān)BUSMUX 進行選擇。LDAR 與多路選擇器的sel 相連，當LDAR 為低電平，選擇程序計數(shù)器的輸出；當LDAR 為高電平時，選擇內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)。三實驗步驟1按照 圖4-2-1 程序計數(shù)器原理圖編輯、輸入電路，實驗臺選擇NO.0 工作模式。對輸入原理圖進行編譯、引腳鎖定、并下載到實驗臺。示例工程文件是PC_unit.bdf。硬件實驗驗證（與仿真波形圖4-2-2比較?。嶒炚f明：（1）下載pc_unit.sof ； （2）用模式鍵選模式“0”，再按一次右側(cè)的復(fù)位鍵；（3）鍵2 和鍵1 可輸入8 位總線數(shù)據(jù)B7.0（此值顯示于發(fā)光管D1D8 和數(shù)碼管2/1）；CLR（鍵5）按2 次(010)，產(chǎn)生一正脈沖，高電平清零；LDAR（鍵6）=0 時，BUSMUX 輸出程序計數(shù)器PC 的值；LDAR=1 時，BUSMUX 輸出B7.0總線數(shù)據(jù)。LDPC（鍵7）：程序計數(shù)器PC 預(yù)置控制端，當LDPC=1 時，將B7.0總線數(shù)據(jù)裝入程序計數(shù)器PC；當LDPC=0 時，程序計數(shù)器PC 處于計數(shù)自動工作狀態(tài)，對T4 進行計數(shù)；T4（鍵8）：程序計數(shù)器PC 的計數(shù)時鐘CLK，鍵8 按動兩次產(chǎn)生一個計數(shù)脈沖。2通過B7.0設(shè)置程序計數(shù)器的預(yù)加載數(shù)據(jù)。當LDPC=0 時，觀察程序計數(shù)器自動加1 的功能；當LDPC=1 時，觀察程序計數(shù)器加載輸出情況，示例操作：1、所有鍵置0，鍵2/1 輸入A5；按鍵5PC 計數(shù)器清0(010)；2、連續(xù)按動鍵8，可以從數(shù)碼8/7 上看到AR 的輸出，即PC 值；3、按鍵61，選通直接輸出總線上的數(shù)據(jù)A5 作為PC 值，按鍵8，產(chǎn)生一個脈沖上升沿，即可看到AR（顯示在數(shù)碼8/7）的輸出為A5；4、使鍵6=0，仍選通PC 計數(shù)器輸出，這時鍵2/1 輸入86，按鍵7 產(chǎn)生一個上升脈沖(010)，即用LDPC 將86 加載進PC 計數(shù)器；5、連續(xù)按動鍵8，可以發(fā)現(xiàn)AR 的輸出在86 上累加輸出：86、87、88 等。四實驗報告(1)實驗原理。 (2)繪制相應(yīng)的時序波形圖。 (3)實驗結(jié)果分析、討論。五思考題分支和轉(zhuǎn)移程序與順序程序有何區(qū)別？要實現(xiàn)程序的分支和轉(zhuǎn)移，需要對程序計數(shù)器PC 和地址寄存器AR 作怎樣的操作？應(yīng)改變哪些控制信號，請在實驗臺上實現(xiàn)程序轉(zhuǎn)移的功能。3.微控制器組成實驗一實驗?zāi)康?掌握微程序控制器的工作原理和構(gòu)成原理 2掌握微程序的編寫、輸入，觀察微程序的運行。二實驗原理1微程序控制電路實驗課件參考：/CMPUT_EXPMT/Experiments/Expmt4 / 實驗4-3.ppt實驗示例參考：/CMPUT_EXPMT/Experiments/Expmt4 / DEMO_4_3_uC微程序控制器的組成如圖4-3-1。其中控制存儲器由FPGA 中的LPM_ROM 構(gòu)成，輸出24 位控制信號。在24 位控制信號中，微命令信號18 位，微地址信號6 位。在不判別測試的情況下，在T2 時刻將打入微地址寄存器uA 的內(nèi)容，即為下一條微指令地址。當T4 時刻進行測試判別時，轉(zhuǎn)移邏輯滿足條件后輸出的負脈沖通，過強制端將某一觸發(fā)器置為“1”狀態(tài)，完成地址修改。微程序控制器中的微控制代碼可以通過對FPGA 中LPM_ROM 的配置進行輸入，通過編輯LPM_ROM.mif文件修改微控制代碼。詳細情況可參考實驗三中FPGA 中LPM_ROM 的配置方法。微指令控制電路內(nèi)部結(jié)構(gòu)如圖4-3-2 所示。三實驗步驟1微指令控制電路實驗。下載se5_1.sof 到實驗臺，或輸入圖4-3-2 微指令控制電路，并按照圖中說明鎖定引腳。編譯、下載到實驗系統(tǒng)中，選擇實驗臺工作模式No.1。鍵盤/顯示定義如下：1）鍵1、鍵2 輸入6 位微指令數(shù)據(jù)I7.2，鍵2 中的高兩位還作為標志位FC、FZ；2）鍵3 輸入分支控制信號P4.1 ; 3）鍵4 輸入控制臺的控制信號SWA、SWB ；4）鍵8 輸入節(jié)拍信號T4 ； 4） 數(shù)碼5、數(shù)碼6 顯示微地址控制信號SE6.1。根據(jù)微程序控制器的內(nèi)部結(jié)構(gòu)，記錄當FC、FZ 變化時，微指令I(lǐng)7.2的變化，對輸出微地址控制信號SE6.1的影響；觀察、記錄當微指令I(lǐng)7.2的值變化時，SE6.1的變化情況；觀察、記錄分支信號P4.1有效時，微指令I(lǐng)7.2的變化對輸出微地址控制信號SE6.1的影響；觀察、記錄SWA、SWB 對輸出微地址控制信號SE6.1的影響。2微地址寄存器電路實驗。下載se6_1.sof 到實驗臺。或按照圖3-3-3 中說明鎖定引腳，編譯、下載到實驗系統(tǒng)中，選擇實驗臺工作模式No.1。鍵盤/顯示定義如下：1） 鍵1、鍵2 輸入D 觸發(fā)器數(shù)據(jù)d6.1 ;2）鍵4、鍵3 輸入D 觸發(fā)器置“1”控制信號S6.1，低電平有效；3）鍵7 輸入D 觸發(fā)器復(fù)位（清零）控制信號，低電平有效；4）鍵8 輸入時鐘信號CLK ； 5）數(shù)碼7、8 顯示D 觸發(fā)器輸出信號q6.1。觀察記錄微地址寄存器在正常工作情況下，由d6.1輸入、q6.1輸出的微地址實驗數(shù)據(jù)，以及在發(fā)生控制/轉(zhuǎn)移情況下，當s6.1信號有效時，q6.1 輸出的微地址發(fā)生變化的情況。3微地址譯碼器實驗下載ldr0_2.sof 到實驗臺（打開相應(yīng)的工程文件ldr0_2.gdf，觀察其原理圖和引腳鎖定情況）。或按照圖4-3-4 中說明鎖定引腳，編譯、下載到實驗系統(tǒng)中，選擇實驗臺工作模式No.5。觀察、記錄微指令信號中I3.0 的變化、控制信號LDRI、RD_B、