邏輯運算與集成邏輯門

1,第二章,基本邏輯運算與集成邏輯門,2,2.1基本邏輯關(guān)系2.2門電路概述2.3TTL與非門2.4其它類型的TTL門電路2.5MOS門電路,3,邏輯變量、邏輯函數(shù)、真值表,一、邏輯函數(shù)與邏輯變量,一個結(jié)論成立與否，取決于與其相關(guān)的前提條件是否成立。結(jié)論與前提條件之間的因果關(guān)系叫邏輯函數(shù)。通常記作：F=f(A,B,C,)邏輯函數(shù)F也是一個邏輯變量，叫做因變量或輸出變量。A，B，C，叫做自變量或輸入變量。,4,邏輯變量只有“真”、“假”兩種可能，在邏輯數(shù)學中，把“真”、“假”稱為邏輯變量的取值，簡稱邏輯值。通常用“1”表示“真”，用“0”表示“假”，稱之為正邏輯。,二、真值表,描述邏輯函數(shù)F與邏輯變量A之間真假關(guān)系的表格，稱之為真值表。,5,基本邏輯關(guān)系：與(and)、或(or)非(not)。,2.1基本邏輯關(guān)系,一、“與”邏輯,與邏輯：決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）。,規(guī)定:開關(guān)合為邏輯“1”開關(guān)斷為邏輯“0”燈亮為邏輯“1”燈滅為邏輯“0”,6,邏輯符號：,邏輯式：F=ABC,邏輯乘法邏輯與,真值表,真值表特點:任0則0,全1則1,與邏輯運算規(guī)則：,00=001=010=011=1,7,二、“或”邏輯,或邏輯：決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）。,規(guī)定:開關(guān)合為邏輯“1”開關(guān)斷為邏輯“0”燈亮為邏輯“1”燈滅為邏輯“0”,8,真值表,邏輯符號：,邏輯式：F=A+B+C,邏輯加法邏輯或,真值表特點：任1則1,全0則0。,或邏輯運算規(guī)則:,0+0=00+1=11+0=11+1=1,9,三、“非”邏輯,“非”邏輯：決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。,規(guī)定:開關(guān)合為邏輯“1”開關(guān)斷為邏輯“0”燈亮為邏輯“1”燈滅為邏輯“0”,10,邏輯符號：,邏輯非邏輯反,真值表特點:1則0,0則1。,邏輯式：,運算規(guī)則：,11,四、幾種常用的邏輯關(guān)系邏輯,“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。,與非：條件A、B、C都具備，則F不發(fā)生。,其他幾種常用的邏輯關(guān)系如下表：,12,或非：條件A、B、C任一具備，則F不發(fā)生。,異或：條件A、B有一個具備，另一個不具備則F發(fā)生。,同或：條件A、B相同，則F發(fā)生。,13,與或非運算：邏輯表達式為：,14,基本邏輯關(guān)系小結(jié),15,門電路的作用：是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應。,門電路的主要類型：與門、或門、與非門、或非門、異或門等。,門電路的輸出狀態(tài)與賦值對應關(guān)系：,正邏輯：高電位對應“1”；低電位對應“0”。,混合邏輯：輸入用正邏輯、輸出用負邏輯；或者輸入用負邏輯、輸出用正邏輯。,一般采用正邏輯,負邏輯：高電位對應“0”；低電位對應“1”。,2.2門電路概述,16,在數(shù)字電路中，對電壓值為多少并不重要，只要能判斷高低電平即可。,K開-VO輸出高電平，對應“1”。K合-VO輸出低電平，對應“0”。,17,門(電子開關(guān)),滿足一定條件時，電路允許信號通過開關(guān)接通。,開門狀態(tài)：,關(guān)門狀態(tài)：,條件不滿足時，信號通不過開關(guān)斷開。,18,開關(guān)作用,二極管,反向截止：,開關(guān)接通,開關(guān)斷開,三極管（C,E),飽和區(qū)：,截止區(qū)：,開關(guān)接通,開關(guān)斷開,正向?qū)ǎ?19,三極管的開關(guān)特性：,20,一、二極管與門和或門電路1與門電路,21,2或門電路,22,二、三極管非門電路,23,1.體積大、工作不可靠。,2.需要不同電源。,3.各種門的輸入、輸出電平不匹配。,分立元件門電路的缺點：,采用類似的方法還可以構(gòu)成或非門、異或門等。,24,2.3TTL與非門,數(shù)字集成電路：在一塊半導體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。使用時接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點。,TTL型電路：輸入和輸出端結(jié)構(gòu)都采用了半導體晶體管，稱之為:TransistorTransistorLogic。,25,2.3.1TTL與非門的基本原理,一、結(jié)構(gòu),26,輸入級,輸出級,中間級,T1多發(fā)射極晶體管：實現(xiàn)“與”運算。,27,“非”,與非門,輸出級,“與”,28,1.任一輸入為低電平（0.3V）時,0.7V,不足以讓T2、T5導通,二、工作原理,29,0.7V,uo=5-uR2-ube3-ube43.4V高電平！,邏輯關(guān)系：任0則1。,30,電位被嵌在2.1V,全反偏,1V,2.輸入全為高電平（3.4V）時,31,全反偏,uF=0.3V,邏輯關(guān)系：全1則0。,32,一、電壓傳輸特性,2.3.2TTL與非門的特性和技術(shù)參數(shù),33,UOL,(0.3V),傳輸特性曲線,UOL,(0.3V),閾值UT=1.4V,理想的傳輸特性,輸出高電平,輸出低點平,34,1.輸出高電平UOH、輸出低電平UOL,UOH2.4VUOL0.4V便認為合格。,典型值UOH=3.4VUOL=0.3V。,2.閾值電壓UT,uiUT時，認為ui是高電平。,UT=1.4V,35,二、輸入、輸出負載特性,1.前后級之間電流的聯(lián)系,分兩種情況討論：（1）前級輸出為高電平時（2）前級輸出為低電平時,36,前級輸出為高電平時,前級,后級,級間電流：流出前級，記為IOH（拉電流）。,拉電流能力：維持UOH時，所允許的最大拉電流值。,37,前級輸出為低電平時,前級,后級,級間電流：流入前級，記為IOL，約1.4mA。稱為灌電流。,38,灌電流的計算,39,2.扇出系數(shù),扇出系數(shù)：與非門電路輸出能驅(qū)動同類門的個數(shù)。,前級輸出為高電平時：,40,前級輸出為低電平時：,41,3.輸入端通過電阻R接地,問題：這時，輸入是“1”還是“0”？,42,R較小時：uiVTN,TN導通,開關(guān)閉合，能轉(zhuǎn)送信號,UGBPUTP,TP導通,71,把一個傳輸門TG和一個非門按圖2-30(a)連接起來，即可構(gòu)成模擬開關(guān)，其符號如圖2-30(b)所示。當C=1時，開關(guān)接通；當C=0時，開關(guān)斷開。該模擬開關(guān)也是雙向器件。,圖230CMOS模擬開關(guān)(a)電路；(b)符號,72,2.5.5CMOS三態(tài)門電路,1,0,0,1,1,截止,導通,1,0,0,截止,導通,0,1,0,截止,截止,X,1,邏輯功能：高