計(jì)算機(jī)組成原理試題及答案_0

1、計(jì)算機(jī)組成原理試題及答案 計(jì)算機(jī)組成原理試題及答案 一、填空（12分） 1. 某浮點(diǎn)數(shù)基值為2，階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼 和尾數(shù)均用補(bǔ)碼表示，尾數(shù)采用規(guī)格化形式，用十進(jìn)制數(shù)寫出它所能表示的最大正數(shù) ，非0最小正數(shù) ，最大負(fù)數(shù) ，最小負(fù)數(shù) 。 2. 變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提 供 ， 指令提供 ； 而在變址尋址中，變址寄存器提供 ，指令提供 。 3. 影響流水線性能的因素主要反映在 和 兩個(gè)方面。 4. 設(shè)機(jī)器數(shù)字長為16位（含1位符號位）。若1次移位需10ns，一次加 法需10ns，則補(bǔ)碼除法需 時(shí)間，補(bǔ)碼booth算法最 多需要 時(shí)間。 5.

2、cpu從主存取出一條指令并執(zhí)行該指令的時(shí)間 叫 ，它通常包含若干個(gè) ，而后者 又包含若干個(gè) 。 組成多級時(shí)序系統(tǒng)。 二、名詞解釋(8分) 1. 微程序控制 2. 存儲器帶寬 3. risc 4. 中斷隱指令及功能 第 1 頁 共 1 頁 三、簡答（18分） 1. 完整的總線傳輸周期包括哪幾個(gè)階段？簡要敘述每個(gè)階段的工作。 2. 設(shè)主存容量為1mb，cache容量為16kb，每字塊有16個(gè)字，每字32位。 (1)若cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。 (2)若cache采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。 3. 某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為

3、l0,l1,l2,l3,l4，現(xiàn)要求優(yōu)先順序改為l3,l2,l4,l0,l1，寫出各中斷源的屏蔽字。 中斷源 l0 l1 l2 l3 l4 屏蔽字 0 1 2 3 4 第 2 頁 共 2 頁 4. 某機(jī)主存容量為4m16位，且存儲字長等于指令字長，若該機(jī)的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對四種尋址方式。 （1）畫出一地址指令格式并指出各字段的作用； （2）該指令直接尋址的最大范圍； （3）一次間址的尋址范圍； （4）相對尋址的尋址范圍。 四、（6分） 設(shè)階碼取3位，尾數(shù)取6位（均不包括符號位），按浮點(diǎn)補(bǔ)碼運(yùn)算規(guī)則 計(jì)算 25?916 + 24?(?1116)

4、 五、畫出dma方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（8分） 第 3 頁 共 3 頁 六、（10分）設(shè)cpu共有16根地址線，8根數(shù)據(jù)線，并用mreq作訪存控制 信號，用r/w作讀寫控制信號，現(xiàn)有下列存儲芯片： ram：1k8位、2k4位、4k8位 rom：2k8位、4k8位 以及74138譯碼器和各種門電路（自定），畫出cpu與存儲器連接圖。要求： （1）最大4k地址空間為系統(tǒng)程序區(qū)，與其相鄰2k地址空間為用戶 程序區(qū)。 （2）合理選用上述存儲芯片，說明各選幾片？寫出每片存儲芯片的地址 范圍。 （3）詳細(xì)畫出存儲芯片的片選邏輯。 aia0aia0pd/progrromcsoeweramcsdnd0 y7y6dnd0 g1g2ag2bcbaoe允許輸出 we允許寫 y0 74138 第 4 頁 共 4 頁 七、假設(shè)cpu在中斷周期用堆棧保存程序斷點(diǎn)，且進(jìn)棧時(shí)棧指針減一，出棧時(shí)棧指針加一。試寫出中斷返回指令（中斷服務(wù)程序的最后一條指令），在取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。若采用微程序控制，則還需要增加