第4章習(xí)題.ppt_第1頁
第4章習(xí)題.ppt_第2頁
第4章習(xí)題.ppt_第3頁
第4章習(xí)題.ppt_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、1,習(xí) 題（解答） 習(xí)題 4-1 畫出與以下實體描述對應(yīng)的原理圖符號元件： ENTITY buf3s IS -實體1：三態(tài)緩沖器 PORT(input：IN STD_LOGIC； -輸入端 enable：IN STD_LOGIC； -使能端 output：OUT STD_LOGIC)； -輸出端 END buf3s； ENTITY mux21 IS - 實體2： 2選1多路選擇器 PORT(in0， in1，se1： IN STD_LOGIC； output：OUT STD_LOGIC)； END mux21；,2,習(xí)題4-1（解答）原理圖符號見圖F-1：,3,習(xí)題4-2 圖4-37所示的是4

2、選1多路選擇器，試分別用IF_THEN語句和CASE語句的表達(dá)方式寫出此電路的VHDL程序，選擇控制信號s1和s0的數(shù)據(jù)類型為STD_LOGIC 當(dāng)s1=0，s0=0；s1=0，s0=1；s1=1，s0=0和s1=1，s0=1時，分別執(zhí)行y=a、y=b、y=c、y=d。 習(xí)題4-2 使用IFTHEN語句：(解答） process(s0，s1，a，b，c，d) begin if S0=0 and s1=0 then Y=a； elsif s0=1 and s1=0 then Y=b； elsif s0=0 and s1=1 then Y=c； else Y=d； end if； end process；,4,習(xí)題4-2 使用CASE語句：（解答） architecture hdlarch of mux41 IS signal stmp：std_logic_vector(1 downto 0)； begin stmpYYYY=d；

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論