模擬量輸入輸出通道

1、2 2 模擬量輸入輸出通道A/D轉(zhuǎn)換器是將連續(xù)的量轉(zhuǎn)換成數(shù)字量的接口，它是計算機控制系統(tǒng)核心，模擬系統(tǒng)和計算機之間的接口。檢測技術(shù)和過程通道兩門課程都是將非電量轉(zhuǎn)換成電壓或電流的課程，當(dāng)然電流很容易轉(zhuǎn)換成電壓量，A/D轉(zhuǎn)換器就是將模擬的電壓量轉(zhuǎn)換成數(shù)字量。2.2.1AD轉(zhuǎn)換器的分類以下分類按工作原理分：下面簡要介紹常用的幾種類型的基本原理及特點：積分型、逐次逼近型、并行比較型/串并行型、-調(diào)制型、電容陣列逐次比較型及壓頻變換型。1)積分型(如TLC7135)V-T轉(zhuǎn)換式：斜坡式，雙斜積分式，三斜積分式，多斜積分式V-F轉(zhuǎn)換式：電荷平衡式，復(fù)零式，交替積分式積分型AD工作原理是將輸入電壓轉(zhuǎn)換成時

2、間(脈沖寬度信號)或頻率(脈沖頻率)，然后由定時器/計數(shù)器獲得數(shù)字值。其優(yōu)點是用簡單電路就能獲得高分辨率，但缺點是由于轉(zhuǎn)換精度依賴于積分時間，因此轉(zhuǎn)換速率極低。初期的單片AD轉(zhuǎn)換器大多采用積分型，現(xiàn)在逐次比較型已逐步成為主流。2)逐次比較型(如TLC0831)反饋比較式逐次比較式，計數(shù)比較式，眼隙比較式無反饋比較式并聯(lián)比較式，串聯(lián)比較式，串并聯(lián)比較式逐次比較型AD由一個比較器和DA轉(zhuǎn)換器通過逐次比較邏輯構(gòu)成，從MSB開始，順序地對每一位將輸入電壓與內(nèi)置DA轉(zhuǎn)換器輸出進行比較，經(jīng)n次比較而輸出數(shù)字值。其電路規(guī)模屬于中等。其優(yōu)點是速度較高、功耗低，在低分辯率(12位)時價格便宜，但高精度(12位)

3、時價格很高。3)并行比較型/串并行比較型(如TLC5510)并行比較型AD采用多個比較器，僅作一次比較而實行轉(zhuǎn)換，又稱FLash(快速)型。由于轉(zhuǎn)換速率極高，n位的轉(zhuǎn)換需要2n-1個比較器，因此電路規(guī)模也極大，價格也高，只適用于視頻AD轉(zhuǎn)換器等速度特別高的領(lǐng)域。串并行比較型AD結(jié)構(gòu)上介于并行型和逐次比較型之間，最典型的是由2個n/2位的并行型AD轉(zhuǎn)換器配合DA轉(zhuǎn)換器組成，用兩次比較實行轉(zhuǎn)換，所以稱為Half flash(半快速)型。還有分成三步或多步實現(xiàn)AD轉(zhuǎn)換的叫做分級(Multistep/Subrangling)型AD，而從轉(zhuǎn)換時序角度又可稱為流水線(Pipelined)型AD，現(xiàn)代的分級

4、型AD中還加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運算而修正特性等功能。這類AD速度比逐次比較型高，電路規(guī)模比并行型小。4)-(Sigma/FONT delta)調(diào)制型(如AD7705)-型AD由積分器、比較器、1位DA轉(zhuǎn)換器和數(shù)字濾波器等組成。原理上近似于積分型，將輸入電壓轉(zhuǎn)換成時間(脈沖寬度)信號，用數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易單片化，因此容易做到高分辨率。主要用于音頻和測量。5)電容陣列逐次比較型電容陣列逐次比較型AD在內(nèi)置DA轉(zhuǎn)換器中采用電容矩陣方式，也可稱為電荷再分配型。一般的電阻陣列DA轉(zhuǎn)換器中多數(shù)電阻的值必須一致，在單芯片上生成高精度的電阻并不容易。如果用電容陣列取代電

5、阻陣列，可以用低廉成本制成高精度單片AD轉(zhuǎn)換器。最近的逐次比較型AD轉(zhuǎn)換器大多為電容陣列式的。6)壓頻變換型(如AD650)壓頻變換型(Voltage-Frequency Converter)是通過間接轉(zhuǎn)換方式實現(xiàn)模數(shù)轉(zhuǎn)換的。其原理是首先將輸入的模擬信號轉(zhuǎn)換成頻率，然后用計數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。從理論上講這種AD的分辨率幾乎可以無限增加，只要采樣的時間能夠滿足輸出頻率分辨率要求的累積脈沖個數(shù)的寬度。其優(yōu)點是分辯率高、功耗低、價格低，但是需要外部計數(shù)電路共同完成AD轉(zhuǎn)換。2.按ADC轉(zhuǎn)換時間(按速度)分：高速型并行比較型的結(jié)構(gòu)中速型逐次比較式低速型積分式3.雙積分型AD轉(zhuǎn)換器的工作原理雙積分型

6、AD轉(zhuǎn)換器屬于間接型AD轉(zhuǎn)換器，它是把待轉(zhuǎn)換的輸入模擬電壓先轉(zhuǎn)換為一個中間變量，例如時間T；然后再對中間變量量化編碼，得出轉(zhuǎn)換結(jié)果，這種AD轉(zhuǎn)換器多稱為電壓-時間變換型(簡稱VT型)。圖給出的是VT型雙積分式AD轉(zhuǎn)換器的原理圖。轉(zhuǎn)換開始前，先將計數(shù)器清零，并接通S 0使電容C完全放電。轉(zhuǎn)換開始，斷開S 0。整個轉(zhuǎn)換過程分兩階段進行。第一階段，令開關(guān)S 1置于輸入信號U i一側(cè)。積分器對U i進行固定時間T 1的積分。積分結(jié)束時積分器的輸出電壓為：可見積分器的輸出U O1與U I成正比。這一過程稱為轉(zhuǎn)換電路對輸入模擬電壓的采樣過程。在采樣開始時，邏輯控制電路將計數(shù)門打開，計數(shù)器計數(shù)。當(dāng)計數(shù)器達到

7、滿量程N時，計數(shù)器由全1復(fù)0，這個時間正好等于固定的積分時間T 1。計數(shù)器復(fù)0時，同時給出一個溢出脈沖(即進位脈沖)使控制邏輯電路發(fā)出信號，令開關(guān)S 1轉(zhuǎn)換至參考電壓-V REF一側(cè)，采樣階段結(jié)束。第二階段稱為定速率積分過程，將U O1轉(zhuǎn)換為成比例的時間間隔。采樣階段結(jié)束時，一方面因參考電壓-V REF的極性與U I相反，積分器向相反方向積分。計數(shù)器由0開始計數(shù)，經(jīng)過T 2時間，積分器輸出電壓回升為零，過零比較器輸出低電平，關(guān)閉計數(shù)門，計數(shù)器停止計數(shù)，同時通過邏輯控制電路使開關(guān)S 1與u I相接，重復(fù)第一步。如圖所示。因此得到：即式表明，反向積分時間T 2與輸入模擬電壓成正比。在T 2期間計數(shù)

8、門G 2打開，標(biāo)準(zhǔn)頻率為f CP的時鐘通過G 2，計數(shù)器對U G計數(shù)，計數(shù)結(jié)果為D，由于則計數(shù)的脈沖數(shù)為計數(shù)器中的數(shù)值就是AD轉(zhuǎn)換器轉(zhuǎn)換后數(shù)字量，至此即完成了VT轉(zhuǎn)換。若輸入電壓，則，它們之間也都滿足固定的比例關(guān)系，如圖所示。雙積分型AD轉(zhuǎn)換器若與逐次逼近型AD轉(zhuǎn)換器相比較，因有積分器的存在，積分器的輸出只對輸入信號的平均值有所響應(yīng)，所以，它突出優(yōu)點是工作性能比較穩(wěn)定且抗干擾能力強；由式以上分析可以看出，只要兩次積分過程中積分器的時間常數(shù)相等，計數(shù)器的計數(shù)結(jié)果與RC無關(guān)，所以，該電路對RC精度的要求不高，而且電路的結(jié)構(gòu)也比較簡單。雙積分型AD轉(zhuǎn)換器屬于低速型AD轉(zhuǎn)換器，一次轉(zhuǎn)換時間在12ms，

9、而逐次比較型AD轉(zhuǎn)換器可達到1 ms。不過在工業(yè)控制系統(tǒng)中的許多場合，毫秒級的轉(zhuǎn)換時間已經(jīng)足足有余，雙積分型AD轉(zhuǎn)換器的優(yōu)點正好有了用武之地。4.逐次逼近AD的工作原理下面結(jié)合圖的邏輯圖具體說明逐次比較的過程。這是一個輸出3位二進制數(shù)碼的逐次逼近型AD轉(zhuǎn)換器。圖中的C為電壓比較器，當(dāng)時，比較器的輸出；當(dāng)時。F A、F B和FC三個觸發(fā)器組成了3位數(shù)碼寄存器，觸發(fā)器F1-F5構(gòu)成環(huán)形分配器和門G 1-G 9一起組成控制邏輯電路。轉(zhuǎn)換開始前先將FA、FB、FC置零，同時將F1-F5組成的環(huán)型移位寄存器置成Q 1Q 2Q 3Q 4Q 5=10000狀態(tài)。轉(zhuǎn)換控制信號U L變成高電平以后，轉(zhuǎn)換開始。第

10、一個CP脈沖到達后，F(xiàn)A被置成1，而FB、F C被置成0。這時寄存器的狀態(tài)Q AQ BQ C=100加到DA轉(zhuǎn)換器的輸入端上，并在DA轉(zhuǎn)換器的輸出端得到相應(yīng)的模擬電壓U A(800mV)。U A和u I比較，其結(jié)果不外乎兩種：若Ui=UA，則UB=0；若Ui UA，則UB=1。同時，移位寄存器右移一位，使Q 1Q 2Q 3Q 4Q 5=01000。第二個CP脈沖到達時F B被置成1。若原來的UB=1(Ui UA)，則F A被置成0，此時電壓砝碼為400mV；若原來的UB=0(Ui=UA)，則F A的1狀態(tài)保留，此時的電壓砝碼為400mV加上原來的電壓砝碼值。同時移位寄存器右移一位，變?yōu)?010

11、0狀態(tài)。第三個CP脈沖到達時F C被置成1。若原來的UB=1，則F B被置成0；若原來的UB=0，則F B的1狀態(tài)保留，此時的電壓砝碼為200mV加上原來保留的電壓砝碼值。同時移位寄存器右移一位，變成00010狀態(tài)。第四個CP脈沖到達時，同時根據(jù)這時UB的狀態(tài)決定F C的1是否應(yīng)當(dāng)保留。這時FA、FB、FC的狀態(tài)就是所要的轉(zhuǎn)換結(jié)果。同時，移位寄存器右移一位，變?yōu)?0001狀態(tài)。由于Q 5=1，于是FA、FB、FC的狀態(tài)便通過門G 6、G 7、G 8送到了輸出端。第五個CP脈沖到達后，移位寄存器右移一位，使得Q 1Q 2Q 3Q 4Q 5=10000，返回初始狀態(tài)。同時，由于Q 5=0，門G 6

12、、G 7、G 8被封鎖，轉(zhuǎn)換輸出信號隨之消失。所以對于圖示的AD轉(zhuǎn)換器完成一次轉(zhuǎn)換的時間為(n+2)T CP。同時為了減小量化誤差，令DA轉(zhuǎn)換器的輸出產(chǎn)生-/2的偏移量。另外，圖7.9中量化單位的大小依u I的變化范圍和AD轉(zhuǎn)換器的位數(shù)而定，一般取。顯然，在一定的限度內(nèi)，位數(shù)越多，量化誤差越小，精度越高。5.并行比較型A/D轉(zhuǎn)換器1.電路結(jié)構(gòu)及原理3位并行比較型A/D轉(zhuǎn)換器原理電路如圖7.18所示。它由電阻分壓器、寄存器及編碼器組成。圖中的8個電阻將參考電壓分成8個等級，其中7個等級的電壓分別作為7個比較器的參考電壓，其數(shù)值分別為Vref/15、3Vref/15、13Vref/15。輸入電壓V

13、i，它的大小決定各比較器的輸出狀態(tài)，例如，Vi Vref/15時，c7-c1的輸出狀態(tài)都為0；當(dāng)3Vref/15Vi 5Vref/15時，比較器C6和C7的食醋胡CO6=CO7=1，其余各比較器的狀態(tài)均為0。根據(jù)各比較器的參考電壓值，可以確定輸入模擬電壓值與各比較器的輸出狀態(tài)的關(guān)系。比較器的輸出狀態(tài)由D觸發(fā)器存儲，經(jīng)優(yōu)先編碼器編碼，得到數(shù)字量輸出。優(yōu)先編碼器優(yōu)先級別最高是I7,最低的是I1。設(shè)Vi變化范圍是0Vref，輸出3位數(shù)字量為D2D1D0，3位并行比較型A/D轉(zhuǎn)換器的輸入、輸出關(guān)系如表3所示。在并行A/D轉(zhuǎn)換器中，輸入電壓同時加到所有比較器的輸入端，從加入到3位數(shù)字量穩(wěn)定輸出所經(jīng)歷的時

14、間為比較器、D觸發(fā)器和編碼器延遲時間之和。如不考慮上述器件的延遲，可認為3位數(shù)字量是與輸入時刻同時獲得的。所以它具有最短的轉(zhuǎn)換時間。3位并行比較型A/D轉(zhuǎn)換器(1)轉(zhuǎn)換速度最快。因為轉(zhuǎn)換是并行的，其轉(zhuǎn)換時間只受比較器、觸發(fā)器和編碼器電路延遲時間的限制。(2)制成分辨率較高的集成并行A/D轉(zhuǎn)換器是比較困難的。因為隨著分辨率的提高，元件數(shù)目要按幾何級數(shù)增加。一個n位轉(zhuǎn)換器，所用比較器的個數(shù)為，位數(shù)越多，電路越復(fù)雜。如8位的并行A/D轉(zhuǎn)換器就需要=225個比較器。(3)為了解決提高分辨率和增加元件數(shù)的矛盾，可以分級并行轉(zhuǎn)換的方法。10位分級并行A/D轉(zhuǎn)換器原理圖如7.19圖所示。圖中輸入模擬信號，經(jīng)

15、取樣保持電路分為兩路，分級并行轉(zhuǎn)換10位A/D轉(zhuǎn)換器一路先經(jīng)第一級5位并行A/D轉(zhuǎn)換進行粗轉(zhuǎn)換得到輸出數(shù)字量的高5位，另一路送至減法器，與高5位D/A轉(zhuǎn)換得到的模擬電壓相減。由于相減所得到差值電壓小于1 VLSB，為保證第二級A/D轉(zhuǎn)換器的轉(zhuǎn)換精度，將差值放大=32倍，送第二級5位并行比較A/D轉(zhuǎn)換器，得到低5位輸出。這種方式雖然在速度上做了犧牲，卻使元件數(shù)大為減少，在需要兼顧分辨率和速度的情況下常被采用。7.-ADC工作原理越來越多的應(yīng)用，例如過程控制、稱重等，都需要高分辨率、高集成度和低價格的ADC。新型-轉(zhuǎn)換技術(shù)恰好可以滿足這些要求。然而，很多設(shè)計者對于這種轉(zhuǎn)換技術(shù)并不十分了解，因而更愿

16、意選用傳統(tǒng)的逐次比較ADC。-轉(zhuǎn)換器中的模擬部分非常簡單(類似于一個1bit ADC)，而數(shù)字部分要復(fù)雜得多，按照功能可劃分為數(shù)字濾波和抽取單元。由于更接近于一個數(shù)字器件，-ADC的制造成本非常低廉。要理解-ADC的工作原理，首先應(yīng)對以下概念有所了解：過采樣、噪聲成形、數(shù)字濾波和抽取。1.過采樣首先，考慮一個傳統(tǒng)ADC的頻域傳輸特性。輸入一個正弦信號，然后以頻率fs采樣-按照Nyquist定理，采樣頻率至少兩倍于輸入信號。從FFT分析結(jié)果可以看到，一個單音和一系列頻率分布于DC到fs/2間的隨機噪聲。這就是所謂的量化噪聲，主要是由于有限的ADC分辨率而造成的。單音信號的幅度和所有頻率噪聲的RM

17、S幅度之和的比值就是信號噪聲比(SNR)。對于一個Nbit ADC，SNR可由公式：SNR=6.02N+1.76dB得到。為了改善SNR和更為精確地再現(xiàn)輸入信號，對于傳統(tǒng)ADC來講，必須增加位數(shù)。如果將采樣頻率提高一個過采樣系數(shù)k，即采樣頻率為kfs，再來討論同樣的問題。FFT分析顯示噪聲基線降低了，SNR值未變，但噪聲能量分散到一個更寬的頻率范圍。-轉(zhuǎn)換器正是利用了這一原理，具體方法是緊接著1bit ADC之后進行數(shù)字濾波。大部分噪聲被數(shù)字濾波器濾掉，這樣，RMS噪聲就降低了，從而一個低分辨率ADC，-轉(zhuǎn)換器也可獲得寬動態(tài)范圍。那么，簡單的過采樣和濾波是如何改善SNR的呢?一個1bit AD

18、C的SNR為7.78dB(6.02+1.76)，每4倍過采樣將使SNR增加6dB，SNR每增加6dB等效于分辨率增加1bit。這樣，采用1bit ADC進行64倍過采樣就能獲得4bit分辨率；而要獲得16bit分辨率就必須進行415倍過采樣，這是不切實際的。-轉(zhuǎn)換器采用噪聲成形技術(shù)消除了這種局限，每4倍過采樣系數(shù)可增加高于6dB的信噪比。2.噪聲成形通過圖所示的一階-調(diào)制器的工作原理，可以理解噪聲成形的工作機制。圖-調(diào)制器-調(diào)制器包含1個差分放大器、1個積分器、1個比較器以及1個由1bit DAC(1個簡單的開關(guān)，可以將差分放大器的反相輸入接到正或負參考電壓)構(gòu)成的反饋環(huán)。反饋DAC的作用是使

19、積分器的平均輸出電壓接近于比較器的參考電平。調(diào)制器輸出中1的密度將正比于輸入信號，如果輸入電壓上升，比較器必須產(chǎn)生更多數(shù)量的1，反之亦然。積分器用來對誤差電壓求和，對于輸入信號表現(xiàn)為一個低通濾波器，而對于量化噪聲則表現(xiàn)為高通濾波。這樣，大部分量化噪聲就被推向更高的頻段。和前面的簡單過采樣相比，總的噪聲功率沒有改變，但噪聲的分布發(fā)生了變化?，F(xiàn)在，如果對噪聲成形后的-調(diào)制器輸出進行數(shù)字濾波，將有可能移走比簡單過采樣中更多的噪聲。這種調(diào)制器(一階)在每兩倍的過采樣率下可提供9dB的SNR改善。在-調(diào)制器中采用更多的積分與求和環(huán)節(jié)，可以提供更高階數(shù)的量化噪聲成形。例如，一個二階-調(diào)制器在每兩倍的過采樣

20、率下可改善SNR 15dB。圖顯示了-調(diào)制器的階數(shù)、過采樣率和能夠獲得的SNR三者之間的關(guān)系。圖SNR與過采樣率的關(guān)系3.數(shù)字濾波和抽取-調(diào)制器以采樣速率輸出1bit數(shù)據(jù)流，頻率可高達MHz量級。數(shù)字濾波和抽取的目的是從該數(shù)據(jù)流中提取出有用的信息，并將數(shù)據(jù)速率降低到可用的水平。-ADC中的數(shù)字濾波器對1bit數(shù)據(jù)流求平均，移去帶外量化噪聲并改善ADC的分辨率。數(shù)字濾波器決定了信號帶寬、建立時間和阻帶抑制。-轉(zhuǎn)換器中廣泛采用的濾波器拓撲是SINC3，一種具有低通特性的濾波器。這種濾波器的一個主要優(yōu)點是具有陷波特性，可以將陷波點設(shè)在和電力線相同的頻率，抑制其干擾。陷波點直接相關(guān)于輸出數(shù)據(jù)速率(轉(zhuǎn)換

21、時間的倒數(shù))。SINC3濾波器的建立時間三倍于轉(zhuǎn)換時間。例如，陷波點設(shè)在60Hz時(60Hz數(shù)據(jù)速率)，建立時間為3/60Hz=50ms。有些應(yīng)用要求更快的建立時間，而對分辨率的要求較低。對于這些應(yīng)用，新型ADC諸如MAX1400系列允許用戶選擇濾波器類型SINC1或SINC3。SINC1濾波器的建立時間只有一個數(shù)據(jù)周期，對于前面的舉例則為1/60Hz=16.7ms。由于帶寬被輸出數(shù)字濾波器降低，輸出數(shù)據(jù)速率可低于原始采樣速率，但仍滿足Nyquist定律。這可通過保留某些采樣而丟棄其余采樣來實現(xiàn)，這個過程就是所謂的按M因子抽取。M因子為抽取比例，可以是任何整數(shù)值。在選擇抽取因子時應(yīng)該使輸出數(shù)據(jù)

22、速率高于兩倍的信號帶寬。這樣，如果以fs的頻率對輸入信號采樣，濾波后的輸出數(shù)據(jù)速率可降低至fs/M，而不會丟失任何信息。7.AD轉(zhuǎn)換器的主要技術(shù)指標(biāo)1)分辯率(Resolution)指數(shù)字量變化一個最小量時模擬信號的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數(shù)字信號的位數(shù)來表示。2)轉(zhuǎn)換速率(Conversion Rate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時間的倒數(shù)。積分型AD的轉(zhuǎn)換時間是毫秒級屬低速AD，逐次比較型AD是微秒級屬中速AD，全并行/串并行型AD可達到納秒級。采樣時間則是另外一個概念，是指兩次轉(zhuǎn)換的間隔。為了保證轉(zhuǎn)換的正確完成，采樣速率(Sample R

23、ate)必須小于或等于轉(zhuǎn)換速率。因此有人習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。常用單位是ksps和Msps，表示每秒采樣千/百萬次(kilo/Million Samples per Second)。3)量化誤差(Quantizing Error)由于AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉(zhuǎn)移特性曲線與無限分辯率AD(理想AD)的轉(zhuǎn)移特性曲線(直線)之間的最大偏差。通常是1個或半個最小數(shù)字量的模擬變化量，表示為1LSB、1/2LSB。4)偏移誤差(Offset Error)輸入信號為零時輸出信號不為零的值，可外接電位器調(diào)至最小。5)滿刻度誤差(Full Scale Error)滿度輸出時對應(yīng)的輸入信號與理想輸入信號值之差。6)線性度(Linearity)實際轉(zhuǎn)換器的轉(zhuǎn)移函數(shù)與理想直線的最大偏移，不包括以上三種誤差。其他指標(biāo)還有：絕對精度(Absolute Accuracy)，相對精度(Relative Accuracy)，微分非線性，單調(diào)性和無錯碼，總諧波失真(Total Harmonic Distotortion縮寫THD)和積分非線性。1)分辯率(Resolution)