山東大學(xué)數(shù)字電子技術(shù)期末試卷及答案

1、試卷A一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（18）10轉(zhuǎn)換成八進(jìn)制數(shù)是 20 22 21 232. 三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng) m2 m5 m3 m73.一片64k8存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有 64條地址線和8條數(shù)據(jù)線 64條地址線和16條數(shù)據(jù)線 16條地址線和8條數(shù)據(jù)線 16條地址線和16條數(shù)據(jù)線4.下列關(guān)于TTL與非門(mén)的輸出電阻描述中，正確的是 門(mén)開(kāi)態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大 兩種狀態(tài)都是無(wú)窮大輸出電阻門(mén)關(guān)態(tài)時(shí)輸出電阻比開(kāi)態(tài)時(shí)大 兩種狀態(tài)都沒(méi)有輸出電阻5.以下各種ADC中，轉(zhuǎn)換速度最慢的是 并聯(lián)比較

2、型 逐次逼進(jìn)型 雙積分型 以上各型速度相同6. 關(guān)于PAL器件與或陣列說(shuō)法正確的是 只有與陣列可編程 都是可編程的 只有或陣列可編程 都是不可編程的7. 當(dāng)三態(tài)門(mén)輸出高阻狀態(tài)時(shí)，輸出電阻為 無(wú)窮大 約100歐姆 無(wú)窮小 約10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是 倒相 放大 積分 求和9. 16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是 16 32 162 21610.一個(gè)64選1的數(shù)據(jù)選擇器有（ ）個(gè)選擇控制信號(hào)輸入端。 6 16 32 64二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空1分，共15分。）1已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為，那么用最小項(xiàng)標(biāo)準(zhǔn)表示 ，以及

3、 ，使用最大項(xiàng)標(biāo)準(zhǔn)表示 ，以及 。2具有典型實(shí)用意義的可編程邏輯器件包括 ， ， ， 。3為了構(gòu)成4K16bit的RAM，需要 塊1K8bit的RAM，地址線的高 位作為地址譯碼的輸入，地址譯碼使用的是 譯碼器。4在AD的量化中，最小量化單位為，如果使用四舍五入法，最大量化誤差為 ，如果使用舍去小數(shù)法，最大量化誤差為 。5如果用J-K觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為 ；如果要用J-K觸發(fā)器來(lái)實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為 。三、 簡(jiǎn)答題（每小題5分，共10分）1用基本公式和定理證明下列等式： 2給出J-K觸發(fā)器的特征方程，狀態(tài)轉(zhuǎn)移真值表，狀態(tài)轉(zhuǎn)移圖。四、 分析題（25

4、分）18選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫(xiě)出圖4.1所示電路輸出端F的最簡(jiǎn)與或形式的表達(dá)式。（9分） A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 C B A 1 0 F 圖4.1 D 表4.1 CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70001高阻2. 如圖4.2電路由CMOS傳輸門(mén)構(gòu)成。試寫(xiě)出輸出端的邏輯表達(dá)式。（8分）3 試分析圖4.3所示時(shí)序電路。（8分）(1) 該電路是同步的還是異步的？(2) 列出

5、狀態(tài)轉(zhuǎn)移表和畫(huà)出狀態(tài)轉(zhuǎn)移圖，并說(shuō)明電路的邏輯功能。五、設(shè)計(jì)題（30分）1 設(shè)計(jì)一個(gè)PLA形式的全減器。設(shè)A為被減數(shù)，B為減數(shù)，C為低位借位，差為D，向高位的借位為CO。完成對(duì)PLA邏輯陣列圖的編程。（10分）2 試用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為500 Hz，占空比等于60，積分電容等于1000 pF。（10分） （1）畫(huà)出電路連接圖；（2）畫(huà)出工作波形圖； （3）計(jì)算R1、R2的取值。3 用中規(guī)模集成十六進(jìn)制同步計(jì)數(shù)器74161設(shè)計(jì)一個(gè)13進(jìn)制的計(jì)數(shù)器。要求計(jì)數(shù)器必須包括狀態(tài)0000和1111，并且利用CO端作13進(jìn)制計(jì)數(shù)器的進(jìn)位輸出。74161的功能表如下，可以附

6、加必要的門(mén)電路（10分）74161功能表輸入輸出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d31111計(jì)數(shù)110保持,CO=01110保持圖5.2試卷A_解答一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分） 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空1分，共15分。） 1 m(2,4,6,7,9,11,12,13,15)m(1,5,7,10,12,14,15)M(1,5,7,10,12,14,15)M(0,2,3,4,6,8,

7、9,11,13)2 PLA, PAL, GAL, CPLD等3 8， 2， 2-44 ， +15 T=J=K， D=J=五、 簡(jiǎn)答題（每小題5分，共10分） 1證：右= 左=右， 證畢！2特征方程：（1分）JK0001010111 狀態(tài)轉(zhuǎn)移真值表：（2分） 狀態(tài)轉(zhuǎn)移圖：（2分）四、分析題（25分）1（9分）解：根據(jù)數(shù)據(jù)選擇器的工作原理，由圖可得：2（8分）解：F1=A（4分） F2=AB（4分）3（8分）解：（1）是異步的。（2分）（2）由圖可得電路得狀態(tài)方程為：（6分） 由狀態(tài)方程可得狀態(tài)轉(zhuǎn)移表如下：CP00001001201030114100510161107111 由狀態(tài)轉(zhuǎn)移表可畫(huà)出狀態(tài)

8、轉(zhuǎn)移圖： 功能：8進(jìn)制計(jì)數(shù)器。五、設(shè)計(jì)題（30分）1（10分）解：由題意可得真值表為：（3分）ABCDCO0000000111010110110110010101001100011111卡諾圖為：（3分） 編程圖為：（4分）2（10分）解：（1）電路連接圖如下：（4分）（2）電路工作波形圖如下：（3分）（3）tw1=0.7(R1+R2)C（3分） tw2=0.7R2C 由題意： 解得： R2=2R1 R1=571.4K, 則R2=1142.9 K3（10分）解：設(shè)計(jì)電路如下圖： 試題B 一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1. 將

9、十進(jìn)制數(shù)（3.5）10轉(zhuǎn)換成二進(jìn)制數(shù)是 11.11 10.11 10.01 11.102. 函數(shù)的結(jié)果是 3. 一片2k16存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有 個(gè)字節(jié) 2000 4000 2048 40964. 下列關(guān)于TTL與非門(mén)的輸出電阻描述中，正確的是 門(mén)開(kāi)態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大 兩種狀態(tài)都是無(wú)窮大輸出電阻門(mén)關(guān)態(tài)時(shí)輸出電阻比開(kāi)態(tài)時(shí)大 兩種狀態(tài)都沒(méi)有輸出電阻5. 在ADC工作過(guò)程中，包括保持a，采樣b，編碼c，量化d四個(gè)過(guò)程，他們先后順序應(yīng)該是 abcd bcda cbad badc6. 第一種具有實(shí)用意義的可編程器件是 PAL GAL CPLD FPGA7. 可以直接現(xiàn)與的器件是 OC門(mén)

10、 I2L門(mén) ECL門(mén) TTL門(mén)8. 一個(gè)時(shí)鐘占空比為1：4，則一個(gè)周期內(nèi)高低電平持續(xù)時(shí)間之比為 1：3 1：4 1：5 1：69. 一個(gè)二進(jìn)制序列檢測(cè)電路，當(dāng)輸入序列中連續(xù)輸入5位數(shù)碼均為1時(shí)，電路輸出1，則同步時(shí)序電路最簡(jiǎn)狀態(tài)數(shù)為 4 5 6 710. 芯片74LS04中，LS表示 高速COMS 低功耗肖特基 低速肖特基 低密度高速二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空2分，共30分。）1. 如圖1所示電路，有。當(dāng)輸入電壓時(shí)，輸出電壓為 ，當(dāng)輸入電壓時(shí)，輸出電壓為 。 圖12、對(duì)于同步計(jì)數(shù)器74161，如果輸入時(shí)鐘是周期方波，在正常計(jì)數(shù)時(shí)，進(jìn)位輸出保持高電平的時(shí)間為 個(gè)周期。34位D

11、AC中，基準(zhǔn)電壓=10V，D3D2D1D0=1010時(shí)對(duì)應(yīng)的輸出電壓為 。4D觸發(fā)器的狀態(tài)方程為 ；如果用D觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器功能，則T、D間的關(guān)系為 ；如果要用D觸發(fā)器來(lái)實(shí)現(xiàn)J-K觸發(fā)器功能，則D,J,K三者關(guān)系為 。5為了構(gòu)成8K32bit的RAM，需要 塊2K8bit的RAM，地址線的高 位作為地址譯碼的輸入。6. PAL由 陣列， 陣列和 單元構(gòu)成，其中， 陣列是可編程的。7. 要構(gòu)成17進(jìn)制計(jì)數(shù)器最少需要 個(gè)觸發(fā)器。8由555定時(shí)器構(gòu)成的單穩(wěn)觸發(fā)器，輸出脈寬TW 。三、分析題（共30分）1. 已知七段數(shù)碼管為共陰數(shù)碼管，譯碼器為圖2所示，輸入是09的四位8421BCD碼（），為了使

12、數(shù)碼管顯示出相應(yīng)輸入，則給出譯碼器7段輸出（）真值表，如果使用四位地址線的PROM實(shí)現(xiàn)該功能，畫(huà)出陣列圖。（7分）A0A1A2A3abcdefg譯碼器 圖 22. 通過(guò)時(shí)序圖分析如圖3電路的功能，已知輸入是周期方波。（7分）圖33. 分析圖4所示時(shí)序電路。（8分）(1) 該電路是同步的還是異步的？(2) 列出驅(qū)動(dòng)方程，狀態(tài)方程，輸出方程 ，狀態(tài)轉(zhuǎn)移表和畫(huà)出狀態(tài)轉(zhuǎn)移圖。 圖44. 給出如圖5所示電容正反饋多諧振蕩器在充電和放電階段的等效電路圖。（8分） 圖 5四、設(shè)計(jì)題（每題10分，共20分） 1. 利用一片二-十進(jìn)制譯碼器，接成一位全減器（即一位帶借位輸入的二進(jìn)制減法電路），可以附加必要的門(mén)電

13、路（A為被減數(shù)，B為減數(shù)，CI為借位輸入，F(xiàn)為差，CO為借位輸出）2設(shè)計(jì)一個(gè)同步時(shí)序電路，只有在連續(xù)兩個(gè)或者兩個(gè)以上時(shí)鐘作用期間兩個(gè)輸入信號(hào)X1和X2一致時(shí)，輸出才為1，其余情況輸出為0。試卷B_解答一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空2分，共30分。）1、VI ，VREF22、1個(gè)3、-6.25V4、,5、16，26、 與，或，輸出反饋，或7、 58、1.1RC三、分析題（共30分）1、解： 列出真值表：數(shù)字abcdefg

14、01111110111000002110110131111001401100115101101160011111711100008111111191110011陣列圖2、解： 電路功能是對(duì)時(shí)鐘四分頻，其時(shí)序圖為3、解：（1） 電路是異步電路（2） 驅(qū)動(dòng)方程狀態(tài)方程輸出方程狀態(tài)轉(zhuǎn)移表Z有效態(tài)00000100011100110100010010101010001偏離態(tài)010000001110001110001狀態(tài)轉(zhuǎn)移圖4、解： 放電回路等效 充電回路等效四 設(shè)計(jì)題1、 解：先列功能表A B CIF CO0 0 00 0 10 1 0 0 1 1 1 0 01 0 11 1 01 1 10 01 1

15、1 10 11 00 00 01 1 寫(xiě)出F和CO的最小項(xiàng)表達(dá)式畫(huà)電路圖：2、 解：由于只有兩個(gè)狀態(tài)，所以只需要一位觸發(fā)器，設(shè)S0為Q=0，S1為Q=1，列出狀態(tài)轉(zhuǎn)移圖： 畫(huà)出狀態(tài)轉(zhuǎn)移表： 0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 01 1 11 01 10 00 00 00 01 01 1 畫(huà)出卡諾圖： 寫(xiě)出狀態(tài)方程和輸出方程： 畫(huà)出電路圖： 試題C一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1.將十進(jìn)制數(shù)（18）10轉(zhuǎn)換成八進(jìn)制數(shù)是 20 22 21 232. 三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng) m2 m

16、5 m3 m73.一片64k8存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有 64條地址線和8條數(shù)據(jù)線 64條地址線和16條數(shù)據(jù)線 16條地址線和8條數(shù)據(jù)線 16條地址線和16條數(shù)據(jù)線4.下列關(guān)于TTL與非門(mén)的輸出電阻描述中，正確的是 門(mén)開(kāi)態(tài)時(shí)輸出電阻比關(guān)態(tài)時(shí)大 兩種狀態(tài)都是無(wú)窮大輸出電阻門(mén)關(guān)態(tài)時(shí)輸出電阻比開(kāi)態(tài)時(shí)大 兩種狀態(tài)都沒(méi)有輸出電阻5.以下各種ADC中，轉(zhuǎn)換速度最慢的是 并聯(lián)比較型 逐次逼進(jìn)型 雙積分型 以上各型速度相同6. 關(guān)于PAL器件與或陣列說(shuō)法正確的是 只有與陣列可編程 都是可編程的 只有或陣列可編程 都是不可編程的7. 當(dāng)三態(tài)門(mén)輸出高阻狀態(tài)時(shí)，輸出電阻為 無(wú)窮大 約100歐姆 無(wú)窮小 約1

17、0歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是 倒相 放大 積分 求和9. 16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是 16 32 162 21610.一個(gè)64選1的數(shù)據(jù)選擇器有（ ）個(gè)選擇控制信號(hào)輸入端。 6 16 32 64二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每空1分，共15分。）1已知一個(gè)四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表示為，那么用最小項(xiàng)標(biāo)準(zhǔn)表示 ，以及 ，使用最大項(xiàng)標(biāo)準(zhǔn)表示 ，以及 。2具有典型實(shí)用意義的可編程邏輯器件包括 ， ， ， 。3為了構(gòu)成4K16bit的RAM，需要 塊1K8bit的RAM，地址線的高 位作為地址譯碼的輸入，地址譯碼使用的是 譯碼器。4在AD的量

18、化中，最小量化單位為，如果使用四舍五入法，最大量化誤差為 ，如果使用舍去小數(shù)法，最大量化誤差為 。5如果用J-K觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為 ；如果要用J-K觸發(fā)器來(lái)實(shí)現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為 。六、 簡(jiǎn)答題（每小題5分，共10分）1用基本公式和定理證明下列等式： 2給出J-K觸發(fā)器的特征方程，狀態(tài)轉(zhuǎn)移真值表，狀態(tài)轉(zhuǎn)移圖。七、 分析題（25分）18選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫(xiě)出圖4.1所示電路輸出端F的最簡(jiǎn)與或形式的表達(dá)式。（9分） A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512

19、C B A 1 0 F 圖4.1 D 表4.1 CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70001高阻2. 如圖4.2電路由CMOS傳輸門(mén)構(gòu)成。試寫(xiě)出輸出端的邏輯表達(dá)式。（8分）4 試分析圖4.3所示時(shí)序電路。（8分）(1) 該電路是同步的還是異步的？(2) 列出狀態(tài)轉(zhuǎn)移表和畫(huà)出狀態(tài)轉(zhuǎn)移圖，并說(shuō)明電路的邏輯功能。五、設(shè)計(jì)題（30分）4 設(shè)計(jì)一個(gè)PLA形式的全減器。設(shè)A為被減數(shù)，B為減數(shù)，C為低位借位，差為D，向高位的借位為CO。完成對(duì)PLA邏輯陣列圖的編程。（10分）5 試用555定

20、時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為500 Hz，占空比等于60，積分電容等于1000 pF。（10分） （1）畫(huà)出電路連接圖；（2）畫(huà)出工作波形圖； （3）計(jì)算R1、R2的取值。6 用中規(guī)模集成十六進(jìn)制同步計(jì)數(shù)器74161設(shè)計(jì)一個(gè)13進(jìn)制的計(jì)數(shù)器。要求計(jì)數(shù)器必須包括狀態(tài)0000和1111，并且利用CO端作13進(jìn)制計(jì)數(shù)器的進(jìn)位輸出。74161的功能表如下，可以附加必要的門(mén)電路（10分）74161功能表輸入輸出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d31111計(jì)數(shù)110保持,CO=01110保持圖5.2試卷C答案一選擇題（18分

21、） 1 c 2 c 3 c 4 c 5b 6 A 7 B 8 A 9 B 二判斷題（10分）1（ ）2（ ）3（ ）4（ ）5（ ）6（ ）7（ ）8（ ）9（ ）10（ ）三計(jì)算題解：（1）時(shí)，三極管截止，工作在截止區(qū)，； （2）時(shí)，三極管導(dǎo)通，工作在飽和區(qū)，四、分析題12、（1）Qn+11=XQ2 Q n+12= Y=XQ1（2）（3）當(dāng)X=1時(shí)，該電路為三進(jìn)制計(jì)數(shù)器五：應(yīng)用題1 解：（1）由圖可以寫(xiě)出表達(dá)式： （2）真值表如下：ABCABACBCY2Y100000000000100010101000010101100101010000000110101011011010011011111

22、1011(3)判斷邏輯功能：Y2Y1表示輸入1的個(gè)數(shù)。2 解：（1）輸入A、B、C按題中設(shè)定，并設(shè)輸出ML1時(shí)，開(kāi)小水泵ML0時(shí)，關(guān)小水泵MS1時(shí)，開(kāi)大水泵MS1時(shí)，關(guān)大水泵；（2）根據(jù)題意列出真值表：ABCMLMS00000001010100111010010111011111（3）由真值表化簡(jiǎn)整理得到：（4）令A(yù)=A,B=B,C=C，畫(huà)出電路圖：（1）“0101” “1111” “1111”（2）“0110”時(shí)復(fù)位4、（1）單穩(wěn)態(tài) （2）20mS試題 D選擇題（18分）1下列說(shuō)法正確的是（ ）a. 2個(gè)OC結(jié)構(gòu)與非門(mén)線與得到與或非門(mén)。 b. 與門(mén)不能做成集電集開(kāi)路輸出結(jié)構(gòu)c. 或門(mén)不能做成

23、集電集開(kāi)路輸出結(jié)構(gòu) d. 或非門(mén)不能做成集電集開(kāi)路輸出結(jié)構(gòu)2下列說(shuō)法正確的是（ ） a. 利用三態(tài)門(mén)電路只可單向傳輸 b三態(tài)門(mén)輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平） c.三態(tài)門(mén)是普通電路的基礎(chǔ)上附加控制電路而構(gòu)成。 d.利用三態(tài)門(mén)電路可實(shí)現(xiàn)雙向傳輸3TTL反相器輸入為低電平時(shí)其靜態(tài)輸入電流約為（） a100mA b5mA c1mAd500mA4下列等式不正確的是（ ）a.=+ b. (A+B)(A+C) =A+BCc. A( )=A+ d. AB+C+BC=AB+C5下列等式正確的是（ ）a. A+AB+B=A +B b. AB+ A=A+ c. A( )=A+ d. A=6下列描

24、述不正確的是（ ）aD觸發(fā)器具有兩個(gè)有效狀態(tài)，當(dāng)Q=0時(shí)觸發(fā)器處于0態(tài)b移位寄存器除具有數(shù)據(jù)寄存功能外還可構(gòu)成計(jì)數(shù)器c主從JK觸發(fā)器的主觸發(fā)器具有一次翻轉(zhuǎn)性 d邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7電路如下圖（圖中為下降沿Jk觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為“110”，請(qǐng)問(wèn)時(shí)鐘作用下，觸發(fā)器下一狀態(tài)為（ ）圖1 a“101” b“010” c“110” d“111”8、下列描述不正確的是（ ）a譯碼器、數(shù)據(jù)選擇器、EPROM均可用于實(shí)現(xiàn)組合邏輯函數(shù)。b寄存器、存儲(chǔ)器均可用于存儲(chǔ)數(shù)據(jù)。c將移位寄存器首尾相連可構(gòu)成環(huán)形計(jì)數(shù)器d上面描述至少有一個(gè)不正確9

25、下列描述不正確的是（ ）aEEPROM具有數(shù)據(jù)長(zhǎng)期保存的功能且比EPROM在數(shù)據(jù)改寫(xiě)上更方便b右圖所示為由555定時(shí)器接成的多諧振蕩器cDAC的含義是數(shù)-模轉(zhuǎn)換、ADC的含義是模數(shù)轉(zhuǎn)換d上面描述至少有一個(gè)不正確二 判斷題（9分）1兩個(gè)二進(jìn)制數(shù)相加，并加上來(lái)自高位的進(jìn)位，稱為全加，所用的電路為全加器（ ）2在優(yōu)先編碼器電路中允許同時(shí)輸入2個(gè)以上的編碼信號(hào)（ ）3利用三態(tài)門(mén)可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。（）4有些OC門(mén)能直接驅(qū)動(dòng)小型繼電器。（）5構(gòu)成一個(gè)5進(jìn)制計(jì)數(shù)器需要5個(gè)觸發(fā)器（ ）6 RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（ ）7 當(dāng)時(shí)序邏輯電路存在有效循環(huán)時(shí)該電路能自啟動(dòng)（ ）8 施密特觸發(fā)器電

26、路具有兩個(gè)穩(wěn)態(tài)，而單穩(wěn)態(tài)觸發(fā)器電路只具有一個(gè)穩(wěn)態(tài)（ ）9可用ADC將麥克風(fēng)信號(hào)轉(zhuǎn)換后送入計(jì)算機(jī)中處理時(shí)（ ）三計(jì)算題（8分）1、在圖1的反相器電路中，Vcc=5V,VEE=-10V,Rc=2K,R1=5.1K,R2=20K,三極管的電流放大系數(shù)=30，飽和壓降VCE(sat0=0.1V,輸入的高低電平分別為V1H=5V、V1L=0V,計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平。圖32已知一個(gè)8位權(quán)電阻DAC輸入的8位二進(jìn)制數(shù)碼用16進(jìn)制表示為40H，參考電源UREF=-8V，取轉(zhuǎn)換比例系數(shù)為1。求轉(zhuǎn)換后的模擬信號(hào)由電壓UO四分析題（24分）1 用卡諾圖法將下列函數(shù)化為最簡(jiǎn)與或式1）、Y=+B+ABC2

27、)、Y(A,B,C,D)= ,給定的約束條件為m0+ m1+m2+m4+m8=0 2分析下面的電路并回答問(wèn)題（觸發(fā)器為T(mén)TL系列）圖4（1） 寫(xiě)出電路激勵(lì)方程、狀態(tài)方程、輸出方程（2） 畫(huà)出電路的有效狀態(tài)圖（3） 該電路具有什么邏輯功能五應(yīng)用題（41分）1分析圖5所示電路，寫(xiě)出輸出Z的邏輯函數(shù)式。并用卡洛圖法化簡(jiǎn)為最簡(jiǎn)與或式。8選1數(shù)據(jù)選擇器CC4512的功能表如下圖5 A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D72 3-8譯碼器74LS138的真值表如下： 3-8譯碼器74LS138的真值表 序號(hào)輸 入輸 出ABC00000111111110

28、0010111111200111011111300111101111401011110111501011111011601111111101701111111110請(qǐng)利用38譯碼器和若干與或非門(mén)設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯式為：Z1=A+BC+ACZ2=B+ACZ3=B+ABC74LS161功能表 CTP CTT CP D0 D1 D2 D3Q0 Q1 Q2 Q30 1 0 d0d1 d2 d31 1 1 1 1 1 0 1 1 0 1 0 0 0 0d0 d1 d2 d3正常計(jì)數(shù)保持（但C=0）保持 3 74LS161邏輯符號(hào)及功能表如下（1）假定161當(dāng)前狀態(tài)Q3 Q2 Q1Q

29、0為“1101”請(qǐng)問(wèn)在幾個(gè)CP作用下，CO信號(hào)將產(chǎn)生下降沿？（2）請(qǐng)用置數(shù)法設(shè)計(jì)一個(gè)七進(jìn)制記數(shù)器（可附加必要的門(mén)電路）并畫(huà)出狀態(tài)圖555定時(shí)器的功能表UI1 UI2 輸出UO TD狀態(tài) 0 111Ibs=(5-0.1)/(2*30)=0.082mA.飽和，V0=VCE(sat0=0.1V.2 2V四分析題（24分）2 用卡諾圖法將下列函數(shù)化為最簡(jiǎn)與或式1）、Y=+B+ABCP4113(3) Y= +ABC=12)、Y(A,B,C,D)= ,給定的約束條件為m0+ m1+m2+m4+m8=0 P43-20(4) Y=+23（1）3個(gè)CP4輸入信號(hào)UI=0電路不工作；輸入信號(hào)UI=1，多諧振蕩器五

30、應(yīng)用題（41分）1、 分析圖2所示電路，寫(xiě)出輸出Z的邏輯函數(shù)式。并用卡洛圖法化簡(jiǎn)為最簡(jiǎn)與或式。p182-148選1數(shù)據(jù)選擇器CC4512的功能表如下 圖2 A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7答： A2=A,A1=B,A0=C.Z=D(+C+A+AC)+B+AB=D+B+B2、 利用38譯碼器和若干與或非門(mén)設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯式為： P158Z1=A+BC+ACZ2=B+ACZ3=B+ABC （圖4） 序號(hào)輸 入輸 出ABC00000111111110001011111120011101111130011110111

31、1401011110111501011111011601111111101701111111110 (3-8譯碼器74LS138的真值表)答：Z1=A+BC+AC= m3+m4+m5+m6Z2=B+AC=m2+m3+m5Z3=B+ABC =m0+m2+m4+m7 試題E一、選擇題（從每小題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其號(hào)碼填在括號(hào)內(nèi)，每小題2分，共20分）1下列四個(gè)數(shù)中，與十進(jìn)制數(shù)（163）10不相等的是（ ）A、(A3)16 B、（）2 C、（1）8421BCD D、（203）8 2N個(gè)變量可以構(gòu)成多少個(gè)最大項(xiàng)（ ）A、N B、2NC、2N D、2N-1 3下列功能不是二極管的常

32、用功能的是（ ）A、檢波 B、開(kāi)關(guān)C、放大 D、整流 4關(guān)于器件74LS02中，LS是指（ ） A、低電壓，肖特基 B、低速度，肖特基C、低功耗，肖特基 D、低電壓，低速度 5譯碼器的輸入地址線為4根，那么輸出線為多少根（ ）A、8 B、12C、16 D、20 6用或非門(mén)構(gòu)成鐘控R-S觸發(fā)器發(fā)生競(jìng)爭(zhēng)現(xiàn)象時(shí)，輸入端的變化是（ ）A、0011 B、0110C、1100 D、1001 7一個(gè)4K赫茲的方波信號(hào)經(jīng)4分頻后，下列說(shuō)法錯(cuò)誤的是（ ）A、頻率變?yōu)?K赫茲 B、周期為2103秒C、信號(hào)頻帶寬度變小 D、模4同步計(jì)數(shù)器有4個(gè)有效狀態(tài) 8用PROM來(lái)實(shí)現(xiàn)組合邏輯電路，他的可編程陣列是（ ）A、與陣列 B、或陣列C、與陣列和或陣列都可以 D、以上說(shuō)法都不對(duì) 9A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最高的為( )轉(zhuǎn)換A、并聯(lián)比較型 B、逐次逼近型C、雙積分型 D、計(jì)數(shù)型 10MAXPLUS-II是哪個(gè)PLD廠家的PLD開(kāi)發(fā)軟件（ ）A、Lattice B、AlteraC、Xilinx D、Actel二、填空題（把正確的內(nèi)容填在題后的括號(hào)內(nèi)。每小題3分，共15分。）1存儲(chǔ)器按存取方式可分為三類(lèi)，即：，2設(shè)4位逐次逼近型A/D轉(zhuǎn)換器的電壓轉(zhuǎn)換范圍為0-15V，采用四舍五入法量化，模擬輸入電壓為8.59V，轉(zhuǎn)換的逼近過(guò)程是（其中括號(hào)中用表示保留，表示不保留）( )( )( )( )3時(shí)序電