集成電路制造工藝流程

1、集成電路制造工藝流程1. 晶圓制造(晶體生長-切片-邊緣研磨-拋光-包裹-運(yùn)輸)晶體生長(Crystal Growth)晶體生長需要高精度的自動化拉晶系統(tǒng)。將石英礦石經(jīng)山電弧爐提煉，鹽酸氯化，并經(jīng)蒸係后，制成了高純度的多晶硅，其純度高 達(dá) 0.99999999999c采用精煉石英礦而獲得的多晶硅，加入少量的電活性“摻雜劑”，如神、硼、磷或錘，一 同放入位于高溫爐中融解。多晶硅塊及摻雜劑融化以后，用一根長晶線纜作為籽晶，插入到融化的多晶硅中直至底部。 然后，旋轉(zhuǎn)線纜并慢慢拉出，最后，再將其冷卻結(jié)晶，就形成圓柱狀的單晶硅晶棒，即硅 棒。此過程稱為“長晶”。硅棒一般長3英尺，直徑有6英寸、8英寸、1

2、2英寸等不同尺寸。硅晶棒再經(jīng)過研磨、拋光和切片后，即成為制造集成電路的基本原料一一晶圓。切片(Slicing) /邊緣研磨(Edge Grinding)/拋光(Surface Polishing)切片是利用特殊的內(nèi)圓刀片，將硅棒切成具有精確兒何尺寸的薄晶圓。然后，對晶圓表面和邊緣進(jìn)行拋光、研磨并清洗，將剛切割的晶圓的銳利邊緣整成圓弧形, 去除粗糙的劃痕和雜質(zhì)，就獲得近乎完美的硅晶圓。包裹(Wrapping)/ 運(yùn)輸(Shipping)晶圓制造完成以后，還需要專業(yè)的設(shè)備對這些近乎完美的硅晶圓進(jìn)行包裹和運(yùn)輸。晶圓輸送載體可為半導(dǎo)體制造商提供快速一致和可靠的晶圓取放，并提高生產(chǎn)力。2. 沉積外延沉積

3、 Epitaxial Deposition在晶圓使用過程中，外延層是在半導(dǎo)體晶圓上沉積的第一層?，F(xiàn)代大多數(shù)外延生長沉積是在硅底層上利用低壓化學(xué)氣相沉積(LPCVD)方法生長硅薄膜。外延層山超純硅形成，是作為緩沖層阻止有害雜質(zhì)進(jìn)入硅襯底的。過去一般是雙極工藝需要使用外延層，CMOS技術(shù)不使用。山于外延層可能會使有少量缺陷的晶圓能夠被使用，所以今后可能會在300mm晶圓上更多米用。9.晶圓檢査 Wafer Inspection (Particles)在晶圓制造過程中很多步驟需要進(jìn)行晶圓的污染微粒檢查。如裸晶圓檢查、設(shè)備監(jiān)控(利用工藝設(shè)備控制沉積到晶圓上的微粒尺寸)，以及在CMP、CVD及離子注入之

4、后的檢查，通常這樣的檢查是在晶圓應(yīng)用之前，或在一個涂光刻膠的層 曝光之前，稱之為無圖形檢查。2. 沉積化學(xué)氣相沉積 Chemical Vapor Deposition化學(xué)氣相沉積(CVD)是在晶圓表面通過分解氣體分子沉積混合物的技術(shù)。CVD會產(chǎn)生很多非等離子熱中間物，一個共性的方面是這些中間物或先驅(qū)物都是氣體。有很多種CVD技術(shù)，如熱CVD、等離子CVD、非等離子CVD、大氣CVD、LPCVD、HDPCVD.LDPCVD、PECVD等，應(yīng)用于半導(dǎo)體制造的不同方面。3. 光刻(Photolithography)光刻是在晶圓上印制芯片電路圖形的匸藝，是集成電路制造的最關(guān)鍵步驟，在整個芯片的 制造過

5、程中約占據(jù)了整體制造成本的35%o光刻也是決定了集成電路按照摩爾定律發(fā)展的一個重要原因，如果沒有光刻技術(shù)的進(jìn)步， 集成電路就不可能從微米進(jìn)入深亞微米再進(jìn)入納米時代。光刻工藝將掩膜圖形轉(zhuǎn)移到晶片表面的光刻膠上，首先光刻膠處理設(shè)備把光刻膠旋涂到晶 圓表面，再經(jīng)過分步重復(fù)曝光和顯影處理之后，在晶圓上形成需要的圖形。通常以一個制程所需要經(jīng)過掩膜數(shù)量來表示這個制程的難易。根據(jù)曝光方式不同，光刻可分為接觸式、接近式和投影式；根據(jù)光刻面數(shù)的不同，有單面對準(zhǔn)光刻和雙面對準(zhǔn)光刻；根據(jù)光刻膠類型不同，有薄膠光刻和厚膠光刻。一般的光刻流程包括前處理、勻膠、前烘、對準(zhǔn)曝光、顯影、后烘，可以根據(jù)實(shí)際情況調(diào)整流程中的操作

6、。4. 刻蝕(Etching)在集成電路制造過程中，經(jīng)過掩模套準(zhǔn)、曝光和顯影，在抗蝕劑膜上復(fù)印出所需的圖形， 或者用電子束直接描繪在抗蝕劑膜上產(chǎn)生圖形，集成電路制造工藝流程3 / 5然后把此圖形精確地轉(zhuǎn)移到抗蝕劑下面的介質(zhì)薄膜(如氧化硅、氮化硅、多晶硅)或金屬 薄膜上去，制造出所需的薄層圖案?？涛g就是用化學(xué)的、物理的或同時使用化學(xué)和物理的方法，有選擇地把沒有被抗蝕劑掩蔽 的那一部分薄膜層除去，從而在薄膜上得到和抗蝕劑膜上完全一致的圖形。等離子刻蝕(plasma etch)是在特定的條件下將反應(yīng)氣體電離形成等離子體，等離子體選 擇性地從晶圓上除去物質(zhì)，剩下的物質(zhì)在晶圓上形成芯片圖形。5. 離子注

7、入 Ion Implantation晶圓襯底是純硅材料，不導(dǎo)電或?qū)щ娦詷O弱。為了在芯片內(nèi)具有導(dǎo)電性，必須在晶圓里摻入微量的不純物質(zhì)，通常是神、硼、磷。摻雜可以在擴(kuò)散爐中進(jìn)行，也可以采用離子注入實(shí)現(xiàn)。一些先進(jìn)的應(yīng)用都是采用離子注入摻雜的。離子注入有中電流離子注入、大電流/低能量離子注入、高能量離子注入三種，適于不同 的應(yīng)用需求。6. 熱處理 Thermal Processing利用熱能將物體內(nèi)產(chǎn)生內(nèi)應(yīng)力的一些缺陷加以消除。所施加的能量將增加晶格原子及缺陷在物體內(nèi)的振動及擴(kuò)散，使得原子的排列得以重整。 熱處理是沉積制造工序后的一個工序，用來改變沉積薄膜的機(jī)械性能。LI前，熱處理技術(shù)主要有兩項(xiàng)應(yīng)用：

8、一個使用超低k絕緣體來提升多孔薄膜的硬度，另一個使用高強(qiáng)度氮化物來增加沉積薄膜的韌性抗張力，以提升器件性能。在紫外熱處理反應(yīng)器里，等離子增強(qiáng)化學(xué)氣相沉積薄膜經(jīng)過光和熱的聯(lián)合作用改變了膜的 性能。高強(qiáng)度氮化薄膜中紫外熱處理工藝使連接重排，空間接觸更好，產(chǎn)生出了提高器件性能所 需的高強(qiáng)度水平。2.沉積(蒸發(fā)、濺射)物理氣相沉積 Physical Vapor Deposition晶圓上最常見的金屬互連材料是A1,通常應(yīng)用物理氣相沉積(PVD)法制備金屬材料薄膜。 在PVD系統(tǒng)中用離子轟擊A1靶，使靶材表面A1原子以一定能量逸出，然后在晶圓表面沉 積。PVD方法也用于沉積阻擋層和籽晶層，以及用于雙嵌式

9、互連的銅薄膜。7. 化學(xué)機(jī)械研磨CMP推動芯片技術(shù)向前發(fā)展的關(guān)鍵之一是每個芯片的層數(shù)在增加，一個芯片上堆疊的層數(shù)越來 越多，而各層的平坦不均會增加光刻精細(xì)電路圖像的困難。CMP系統(tǒng)是使用拋光墊和化學(xué)研磨劑選擇性拋光沉積層使其平坦化。CMP包括多晶硅金屬介質(zhì)(PMD)平坦化、層間絕緣膜(ILD)平坦化和磚平坦化。CMP是銅鑲嵌互連工藝中的關(guān)鍵技術(shù)。8. 晶圓檢測 Wafer Metrology在芯片制造過程中，為了保證晶圓按照預(yù)定的設(shè)計(jì)要求被加工必須進(jìn)行大量的檢測和量 測，包括芯片上線寬度的測量、各層厚度的測量、各層表面形貌測量，以及各個層的一些 電子性能的測量。隨著半導(dǎo)體丄藝和制造技術(shù)的不斷發(fā)

10、展，這些檢測已經(jīng)成為提高量產(chǎn)和良率的不可缺少的 部分。在銅互連工藝中，由于釆用更精細(xì)的線寬技術(shù)和低k介電材料，需要開發(fā)更精密的 測試設(shè)備和新的測試方法。檢測主要包括三類：光學(xué)檢測、薄膜檢測、關(guān)鍵尺寸掃描電子檢測(CD-SEM) o晶圓檢測的 一個重要發(fā)展趨勢是將多種測量方法融合于一個工藝設(shè)備中。9. 晶圓檢査 Wafer Inspection (Particles)在晶圓制造過程中很多步驟需要進(jìn)行晶圓的污染微粒檢查。如裸晶圓檢查、設(shè)備監(jiān)控(利 用工藝設(shè)備控制沉積到晶圓上的微粒尺寸)，以及在CMP、CVD及離子注入之后的檢查，通 常這樣的檢查是在晶圓應(yīng)用之前，或在一個涂光刻膠的層曝光之詢，稱之為

11、無圖形檢查。10. 晶圓探針測試(Wafer Probe Test)晶圓探針測試是對制造完成的晶圓上的每個芯片(Die)進(jìn)行針測，測試時，晶圓被固定 在真空吸力的卡盤上，并與很薄的探針電測器對準(zhǔn)，細(xì)如毛發(fā)的探針與芯片的每一個焊接 點(diǎn)相接觸。在測試過程中，每一個芯片的電性能和電路機(jī)能都被檢測到，不合格的晶粒會 被標(biāo)上記號，而后當(dāng)芯片切割成獨(dú)立的芯片顆粒時，標(biāo)有記號的不合格芯片顆粒會被淘汰。 探針檢測的相關(guān)數(shù)據(jù)，現(xiàn)在已經(jīng)可以用來對晶圓制造中的良率提升提供幫助。集成電路制造工藝流程5 / 514. 封裝(Assembly & Packaging)封裝技術(shù)這兒年發(fā)展非?？欤@主要是因?yàn)?芯片的復(fù)雜程度越來越高：芯片中所含晶 體管數(shù)量急劇增多，管腳也越來越多。需要新的封裝技術(shù)滿足這些需求。(b)電子產(chǎn)品小 型化：現(xiàn)在的電子產(chǎn)品要求體積小，功能強(qiáng)大，功耗低，這也意味著對于絲焊要求更高， 封裝形式要適應(yīng)這些變化。晶圓上的芯片在這里被切割成單個芯片，然后進(jìn)行封裝，這樣才能使芯片最終安放在PCB 板上。這里需要用的設(shè)備包括晶圓切割機(jī)，粘片機(jī)(將芯片封裝到引線框架中)、線焊機(jī)(負(fù)責(zé)將芯片和引線框架的連接，如金絲焊和銅絲焊)等。在引線鍵合工藝中使用不同類型的引線：金(Au)、鋁(Al)、銅(Cu),每一種材料都有其優(yōu)