EDA技術(shù)與應(yīng)用實驗指導(dǎo)書2015

1、EDA技術(shù)實驗實驗指導(dǎo)書適用專業(yè)： 南湖電信 2015年4月前 言一、課程性質(zhì)本課程是電信工程、通信工程、信息工程和自動化專業(yè)必修的專業(yè)實驗課程。通過本課程的教學(xué)，使學(xué)生掌握EDA技術(shù)的開發(fā)流程，學(xué)會利用以硬件描述語言為實現(xiàn)工具，以可編程邏輯器件為實現(xiàn)載體，在數(shù)字系統(tǒng)設(shè)計領(lǐng)域熟練應(yīng)用EDA技術(shù)，使其具備研究和開發(fā)現(xiàn)代數(shù)字系統(tǒng)的能力。二、項目設(shè)置本課程總學(xué)時為24，開設(shè)的具體實驗項目如下：l 實驗1 平臺的應(yīng)用與全加器設(shè)計（4學(xué)時，必修）l 實驗2 基于lpm_rom的乘法器和并行乘法器設(shè)計（4學(xué)時，必修）l 實驗3 基于lpm_rom的信號發(fā)生器設(shè)計（4學(xué)時，必修）l 實驗4 數(shù)字頻率計設(shè)計（

2、4學(xué)時，必修）l 實驗5 交通燈控制器設(shè)計（4學(xué)時，選修）l 實驗6 數(shù)字電壓表的設(shè)計（4學(xué)時，選修）三、本書特點本指導(dǎo)書的特點是引入工程項目機(jī)制來管理實驗項目，著重培養(yǎng)學(xué)生的方案設(shè)計、算法分析和現(xiàn)場調(diào)試能力，為將來成為卓越工程師打下堅實的基礎(chǔ)。目 錄第一章 實驗系統(tǒng)11.1 整體組成11.2 核心板11.3主要模塊1第二章 開發(fā)平臺52.1 Quartus II簡介52.2 Quartus II開發(fā)流程5第三章 實驗項目9實驗1 平臺的應(yīng)用與全加器設(shè)計9實驗2 基于lpm_rom的乘法器和并行乘法器設(shè)計15實驗3 基于lpm_rom的正弦信號發(fā)生器設(shè)計18實驗4 數(shù)字頻率計設(shè)計25實驗5 交

3、通燈控制器設(shè)計28 實驗6 數(shù)字電壓表的設(shè)計附錄 實驗報告基本要求44第一章 實驗系統(tǒng)1.1 整體組成實驗室采用NC-EDA-2000C實驗系統(tǒng)，整體組成如下圖所示。圖1.1 NC-EDA-2000C實驗系統(tǒng)組成框圖1.2 核心板實驗系統(tǒng)的核心板采用Altera公司的EP1K10TC100-3芯片，位于實驗箱組成框圖的14所示位置，具有低內(nèi)核電壓、低功耗的特點。芯片內(nèi)門電路高達(dá)1萬門，內(nèi)部使用RAM作電路結(jié)構(gòu)，速度高達(dá)幾百MHZ，其輸出可用管腳已全部開放。1.3主要模塊一、顯示模塊1、液晶顯示模塊實驗系統(tǒng)采用進(jìn)口雙排16字符液晶顯示模塊組成，位于實驗系統(tǒng)組成框圖的16所示位置。其輸入、輸出信號

4、在其下方，由13個連接孔與其它模塊連接。2、8位數(shù)碼管位于實驗系統(tǒng)組成框圖的9所示位置，采用2個共陰高紅7段數(shù)碼管組成，位選信號在數(shù)碼管的左邊由連接孔SEL0、SEL1、SEL2與其它模塊連接。3、88LED點陣位于實驗系統(tǒng)組成框圖的15所示位置，橫排8位顯示的控制信號在點陣右邊的3-8譯碼器的下方，由SEL0、SEL1、SEL2連接孔與其它模塊連接。4、8位發(fā)光二極管位于實驗系統(tǒng)組成框圖的13所示位置。其輸入由位于其下方的8位連接孔與其它模塊連接，可以模擬二進(jìn)制數(shù)據(jù)輸出。二、接口模塊實驗系統(tǒng)有視頻接口（VGA）、USB接口、RS232接口、通信模塊的接口等幾個模塊。VGA接口位于實驗組成框圖

5、的19所示位置，USB接口位于實驗組成框圖的24所示位置，RS232接口位于實驗組成框圖的25所示位置。其信號輸入輸出均由位于模塊左邊的連接孔與其它模塊連接。通信模塊的輸入輸出位于實驗系統(tǒng)組成框圖的17、18所示位置。三、輸入模塊1、44鍵盤在實驗系統(tǒng)組成框圖的22所示位置。44鍵盤主要是通過編程實現(xiàn)0F的輸入，也可以作為一個控制鍵。在其上方的連接孔R1、R2、R3、R4控制橫向4位；C1、C2、C3、C4控制縱向4位。2、8位復(fù)位開關(guān)復(fù)位開關(guān)可以通過手動控制為系統(tǒng)提供脈沖信號。在系統(tǒng)中一共提供了8位的按鍵開關(guān)，當(dāng)按下鍵后其輸出為低電平，反之則為高電平。其輸出端是模塊上方對應(yīng)的連接孔K1K8。

6、3、8位DIP開關(guān)位于實驗系統(tǒng)組成框圖中的21所示位置。主要功能是能保持高低電平，通過手動控制為系統(tǒng)提供穩(wěn)定的邏輯信號。系統(tǒng)總共提供了8位撥檔開關(guān)，當(dāng)開關(guān)的檔位在上方時則輸出高電平，反之則為低電平。其輸出端是模塊上方對應(yīng)的連接孔S1S8。4、24M2Hz分頻電路在實驗系統(tǒng)組成框圖的20所示位置。在這個模塊中采用了兩個時鐘源，一個是24M的高頻時鐘，另一個是32768Hz能完成二次分頻的時鐘。時鐘輸出通過其上方的四組跳線改變其頻率的輸出，每一組頻率相對獨立。其頻率值在電路板上均已標(biāo)明。每一組的頻率輸出端是上方對應(yīng)的CLK1、CLK2、CLK3、CLK4連接孔。四、模數(shù)轉(zhuǎn)換模塊1、ADC0809芯

7、片ADC0809芯片是8通道、8位逐次逼近式A/D轉(zhuǎn)換器，位于實驗系統(tǒng)組成框圖中的3所示位置，完成模/數(shù)轉(zhuǎn)換。CH0CH7為8個模擬輸入通道，其輸入端是上方對應(yīng)的CH0CH7連接孔。AD0AD7為數(shù)據(jù)輸出端，通過其右邊對應(yīng)的D0D7連接孔與其它模塊連接。其它管腳通過其下方對應(yīng)的連接孔與控制信號相連。2、DAC0800芯片DAC0800芯片是8位分辨率的D/A轉(zhuǎn)換芯片，具有連接簡單、轉(zhuǎn)換控制方便、價廉等優(yōu)點，位于實驗系統(tǒng)組成框圖中的5所示位置，完成數(shù)/模轉(zhuǎn)換。8位數(shù)據(jù)輸入端由下方的D0D7連接孔輸入，模擬信號輸出由LF411下方的Vout連接孔輸出。五、控制模塊1、電梯在本實驗系統(tǒng)中模擬的是1個

8、三層電梯上下的模塊。位于實驗系統(tǒng)組成框圖的12所示位置。4個按鍵如上面標(biāo)志所示分別表示每層樓上、下的請求信號，信號通過其右邊對應(yīng)的4個連接孔1KU（一樓上信號）、2KD（二樓下信號）、2KU（二樓上信號）、3KD（三樓下信號）與其它模塊連接。在中間有2個黃色的指示燈和2個綠色的指示燈。黃色的指示燈表示樓層有下的請求信號；綠色的指示燈表示樓層有上的請求信號。通過其右邊對應(yīng)的4個連接孔1U（一樓上信號）、2U（二樓上信號）、2D（二樓下信號）、3D（三樓下信號）與其它模塊連接。模塊最右邊的3個紅燈表示電梯到達(dá)樓層的標(biāo)志信號，通過其右邊對應(yīng)的3個連接孔與其它模塊連接。2、交通燈在實驗系統(tǒng)組成框圖的1

9、1所示位置。由12個紅黃綠燈按交通燈方式排列的交通燈模塊，可做交通燈或舞臺燈光實驗。3、步進(jìn)電機(jī)位于實驗系統(tǒng)組成框圖的10所示位置。通過對模塊下方的4個連接孔A、B、C、D輸入控制信號來控制步進(jìn)電機(jī)的轉(zhuǎn)動。六、存儲模塊在本系統(tǒng)中采用1個8K8位的E2PROM 2864芯片，通過對其編程，可為其它模塊提供波形信號。在實驗系統(tǒng)組成框圖的4所示位置。七、蜂鳴器模塊蜂鳴器在實驗系統(tǒng)組成框圖中位于6所示位置，由1個蜂鳴器和1個喇叭組成，是為了配合有些實驗需要報警發(fā)聲等要求而設(shè)置的。實驗系統(tǒng)可以通過對中間的1個跳線的改變來選擇蜂鳴器或喇叭，當(dāng)跳線帽在左邊時選擇的是喇叭，反之則選擇的是蜂鳴器。對模塊下方的S

10、PEAKER連接孔輸入1個時鐘信號使蜂鳴器或喇叭發(fā)聲。第二章 開發(fā)平臺2.1 Quartus II簡介Quartus II是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。Quartus II支持Altera的IP核，集成了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。2.2 Quartus II開

11、發(fā)流程一、創(chuàng)建工程1、建立工程目錄新建一個文件夾，作為工程目錄。2、新建工程（File | New Project Wizard）（1）指定工程目錄、名稱和頂層設(shè)計實體（2）選擇目標(biāo)芯片3、新建設(shè)計文件（File | New）4、保存文件 File | Save As二、編譯工程（Processing | Start Compilation） 全程編譯包括排錯、數(shù)據(jù)網(wǎng)表文件提取、邏輯綜合、適配、裝配文件生成，以及基于目標(biāo)器件的工程時序分析等。如果有錯誤，可雙擊錯誤說明條文，修改源程序，重新編譯。三、時序仿真1、新建波形文件（File | New）選擇Other Files中的Vector Wa

12、veform File2、保存文件（File | Save As）3、設(shè)置仿真時間區(qū)域（Edit | End Time）4、添加端口（Edit | Insert Node or Bus | Node Finder）選擇波形翻轉(zhuǎn)局部波形全屏視圖查找節(jié)點未初始化強(qiáng)制低電平高阻抗無關(guān)計數(shù)值任意值對齊網(wǎng)格弱低電平添加注釋縮放視圖替換節(jié)點強(qiáng)制未知強(qiáng)制高電平弱未知翻轉(zhuǎn)波形時鐘信號隨機(jī)值排序弱高電平5、編輯輸入波形6、啟動時序仿真（Processing | Start Simulation） 四、觀察RTL電路Tools | RTL Viewer五、引腳分配（Assignments | Assignment

13、 Editor） 當(dāng)引腳分配后，必須重新編譯一次。六、下載（Tools | Programmer） 1、設(shè)置編程器 2、啟動編程 七、運行搭建好外圍電路后，觀察實驗系統(tǒng)運行情況，如果與預(yù)期的功能不符，應(yīng)重新修改源程序。第三章 實驗項目實驗1 平臺的應(yīng)用與全加器設(shè)計實驗學(xué)時：4實驗類型：設(shè)計實驗要求：必修一、實驗?zāi)康耐ㄟ^本次實驗，掌握Quaru II軟件的開發(fā)流程，學(xué)會全加器圖形化設(shè)計方法。二、預(yù)習(xí)與參考1、系統(tǒng)方案利用Quaru II集成的門元件，先設(shè)計一個半加器，將半加器生成元件符號后，用兩個半加器組成一個全加器。2、設(shè)計半加器半加器原理圖生成元件符號，單擊菜單File | Create/U

14、pdate3、設(shè)計全加器全加器原理圖三、實驗要求1、功能要求實現(xiàn)加法計數(shù)，完成和與進(jìn)位的計算。2、預(yù)習(xí)要求在實驗前提交設(shè)計方案，給出原理圖。四、實驗條件PC機(jī)，EDA實驗系統(tǒng)。五、調(diào)試及結(jié)果測試1、建立工程2、搭建電路3個撥碼開關(guān)分別連接a，b和cin，代表被加數(shù)、加數(shù)和低位進(jìn)位；2個發(fā)光二極管分別連接cout和sum，代表和、高位進(jìn)位。3、運行工程撥動開關(guān)，改變被加數(shù)、加數(shù)和低位進(jìn)位，觀察發(fā)光二極管顯示的和與高位進(jìn)位。六、實驗報告要求應(yīng)提供原理圖和測試結(jié)果，總結(jié)調(diào)試過程，并回答思考題。七、思考題1、如何采用Verilog文本方式實現(xiàn)全加器？實驗2 基于lpm_rom的乘法器和并行乘法器設(shè)計實

15、驗學(xué)時：4實驗類型：設(shè)計實驗要求：必修一、實驗?zāi)康耐ㄟ^本次實驗，掌握Quarutus II的宏功能模塊設(shè)計的應(yīng)用，學(xué)會基于ROM的乘法器和并行乘法器的設(shè)計方法，并將它們作比較。二、預(yù)習(xí)與參考1、基于ROM的乘法器系統(tǒng)方案基于存儲器模塊庫中的lpm_rom，構(gòu)成一個4bit4bit的無符號數(shù)乘法器。預(yù)先計算出兩個數(shù)的乘積，并放在ROM中，將兩個數(shù)分別作為ROM地址的高4位和低4位，讀取存儲單元來得到兩數(shù)的乘積。此方法的優(yōu)點是運算速度快，缺點是ROM需分配較多的存儲單元。2、整體電路基于lpm_rom的乘法器電路3、新建MIF文件（1）File | New，選擇Other Files中的Memor

16、y Initialization File（2）設(shè)置字?jǐn)?shù)為256，字寬為8（3）輸入乘積數(shù)據(jù)ROM單元格4、定制lpm_rom元件（1）引入lpm_rom新建原理圖文件，插入megafunctions | storage中的lpm_rom（2）設(shè)置數(shù)據(jù)線和地址線寬度（3）設(shè)置控制端口（4）添加MIF文件5、用Verilog語言實現(xiàn)并行加法器的功能，作出仿真。三、實驗要求1、功能要求先采用基于ROM的乘法器實現(xiàn)乘法運算，計算兩個4位無符號數(shù)的乘積；再用并行乘法器實現(xiàn)同樣的乘法運算，并將它們作比較。2、預(yù)習(xí)要求在實驗前提交設(shè)計方案，給出原理圖和MIF文件。四、實驗條件PC機(jī)，EDA實驗系統(tǒng)。五、調(diào)

17、試及結(jié)果測試1、分別建立工程2、搭建兩種方法的乘法器電路clk連接1KHz時鐘；8個撥碼開關(guān)分別連接a，b，代表被乘數(shù)和乘數(shù)；8個發(fā)光二極管連接result，代表乘積。3、運行工程撥動開關(guān)，改變被乘數(shù)和乘數(shù)，觀察發(fā)光二極管顯示的乘積。六、實驗報告要求應(yīng)提供原理圖和測試結(jié)果，總結(jié)調(diào)試過程，并回答思考題。七、思考題1、如何設(shè)計基于lpm_rom的4bit4bit的有符號數(shù)乘法器？實驗3 正弦信號發(fā)生器設(shè)計實驗學(xué)時：4實驗類型：綜合實驗要求：必修一、實驗?zāi)康耐ㄟ^本次實驗，掌握信號發(fā)生器工作原理，學(xué)會D/A轉(zhuǎn)換控制和宏功能模塊的設(shè)計方法。二、相關(guān)知識點信號發(fā)生器工作原理、D/A轉(zhuǎn)換控制、宏功能模塊三、

18、實驗原理、方法和手段1、系統(tǒng)方案設(shè)計一個信號發(fā)生器，能輸出正弦波信號。利用宏功能模塊來定制ROM，在ROM中放置正弦波波形的碼表，順序輸出各點對應(yīng)的數(shù)字信號給DAC芯片，轉(zhuǎn)換為電壓信號，連續(xù)輸出即可得到相應(yīng)的波形。信號發(fā)生器的整體結(jié)構(gòu)如下圖所示。信號發(fā)生器波形數(shù)據(jù)ROM（7位地址線）（8位數(shù)據(jù)線）正弦信號發(fā)生器整體結(jié)構(gòu)基準(zhǔn)時鐘DAC芯片頻率設(shè)置信號發(fā)生器設(shè)3組輸入端，分別為基準(zhǔn)時鐘輸入、頻率設(shè)置和波形選擇開關(guān)。引入256KHz基準(zhǔn)時鐘。頻率設(shè)置開關(guān)共4個，用來改變輸出信號的頻率。2、DAC芯片DAC0800DAC0800是美國國家半導(dǎo)體公司生產(chǎn)的CMOS工藝8通道，8位逐次逼近式D/A轉(zhuǎn)換器。

19、具有連接簡單、轉(zhuǎn)換控制方便和價廉等優(yōu)點。DAC0809驅(qū)動電路3、定制lpm_rom元件（1）新建MIF文件可用C語言或MATLAB編程，得到MIF文件，包含正弦波波形對應(yīng)的碼表。設(shè)置字?jǐn)?shù)為128，字寬為8位。（2）引入lpm_rom使用宏功能模塊向?qū)?，單擊菜單Tools | Megawizard Plug-In Manager。（3）設(shè)置數(shù)據(jù)線和地址線寬度（4）設(shè)置控制端口（5）添加MIF文件四、實驗條件PC機(jī)，EDA實驗系統(tǒng)。五、調(diào)試及結(jié)果測試1、建立工程2、搭建電路基準(zhǔn)時鐘連接128KHz；頻率設(shè)置接4個撥碼開關(guān)；DAC0800的數(shù)據(jù)輸入端D0D7連接FPGA芯片；DAC0800的模擬信

20、號輸出端Vout連接示波器。3、運行工程撥動開關(guān)，改變頻率，用示波器觀察輸出端的波形。六、實驗報告要求應(yīng)提供源程序和測試結(jié)果，總結(jié)調(diào)試過程，并回答思考題。七、思考題1、怎樣提高輸出波形的精度？實驗4 數(shù)字頻率計設(shè)計實驗學(xué)時：4實驗類型：綜合實驗要求：必修一、實驗?zāi)康耐ㄟ^本次實驗，掌握頻率測量原理，學(xué)會級聯(lián)計數(shù)和數(shù)碼管動態(tài)顯示的設(shè)計方法。二、相關(guān)知識點頻率測量原理、級聯(lián)計數(shù)、數(shù)碼管的譯碼和動態(tài)顯示三、實驗原理、方法和手段1、系統(tǒng)方案設(shè)計一個4位10進(jìn)制頻率計，能測出09999Hz范圍內(nèi)的信號頻率。采用1Hz的標(biāo)準(zhǔn)時鐘，對待測信號的脈沖數(shù)進(jìn)行計數(shù)。通過4位數(shù)碼管來顯示待測信號的頻率值。2、測頻模塊

21、測頻模塊結(jié)構(gòu)控制模塊各信號的時序如下所示。控制信號的時序關(guān)系3、顯示模塊8位數(shù)碼管采用動態(tài)掃描顯示，位選信號SEL0、SEL1、SEL2經(jīng)過3-8譯碼后選擇1位數(shù)碼管，段選信號為A、B、C、D、E、F、G、DP。（1）位選掃描模塊（2）段選掃描模塊（3）顯示譯碼模塊四、實驗條件PC機(jī)，EDA實驗系統(tǒng)。五、調(diào)試及結(jié)果測試1、建立工程2、搭建電路測量標(biāo)準(zhǔn)時鐘連接1Hz時鐘，數(shù)碼管掃描時鐘接1KHz；復(fù)位信號接撥碼開關(guān)，開關(guān)向下打接地；數(shù)碼管的位選信號SEL0，SEL1分別連接FPGA芯片；數(shù)碼管的段選信號A，B，C，D，E，F(xiàn)，G分別連接FPGA芯片。3、運行工程改變待測信號的頻率，觀察數(shù)碼管顯示

22、的頻率值。六、實驗報告要求應(yīng)提供源程序和測試結(jié)果，總結(jié)調(diào)試過程，并回答思考題。七、思考題1、怎樣擴(kuò)展為8位10進(jìn)制頻率計？實驗5 交通燈控制器設(shè)計實驗學(xué)時：4實驗類型：綜合實驗要求：必修一、實驗?zāi)康耐ㄟ^本次實驗，掌握交通燈控制器的工作原理，學(xué)會減法計數(shù)和有限狀態(tài)機(jī)的設(shè)計方法。二、相關(guān)知識點交通燈工作過程、減法計數(shù)、數(shù)碼管的譯碼和動態(tài)顯示、有限狀態(tài)機(jī)三、實驗原理、方法和手段1、系統(tǒng)方案設(shè)計一個交通燈控制器，控制十字路口兩個方向的8個交通燈。BAGYRLGYRL利用有限狀態(tài)機(jī)來實現(xiàn)對交通燈的控制，對十字路口的紅、綠、黃和左拐燈進(jìn)行控制，并通過數(shù)碼管顯示倒計時。十字路口交通燈示意圖2、控制模塊（1）

23、有限狀態(tài)機(jī)用2個進(jìn)程分別控制兩個方向的交通燈。引入有限狀態(tài)機(jī)控制交通燈的狀態(tài)轉(zhuǎn)化，即綠燈黃燈左拐燈黃燈紅燈。復(fù)位時紅燈全亮。（2）倒計時用2個減法計數(shù)器實現(xiàn)倒計時，當(dāng)某個狀態(tài)的剩余時間減到0則切換狀態(tài)。各狀態(tài)的交通燈保持時間可以如下分配：A向紅、黃、綠和左拐燈分別為55s、5s、40s、15s，B向紅、黃、綠和左拐燈分別為65s、5s、30s、15s。3、顯示模塊8位數(shù)碼管采用動態(tài)掃描顯示，位選信號SEL0、SEL1、SEL2經(jīng)過3-8譯碼后選擇1位數(shù)碼管，段選信號為A、B、C、D、E、F、G、DP。（1）位選掃描模塊（2）段選掃描模塊（3）顯示譯碼模塊四、實驗條件PC機(jī)，EDA實驗系統(tǒng)。五、

24、調(diào)試及結(jié)果測試1、建立工程2、搭建電路CLK連接1Hz時鐘，數(shù)碼管掃描時鐘接1KHz；EN接開關(guān)，向下打系統(tǒng)復(fù)位，向上打正常工作；LAMPA30分別連接A向的紅、黃、綠和左拐燈；LAMPB30分別連接B向的紅、黃、綠和左拐燈；數(shù)碼管的位選信號SEL0，SEL1分別連接FPGA芯片；數(shù)碼管的段選信號A，B，C，D，E，F(xiàn)，G分別連接FPGA芯片。3、運行工程撥動開關(guān)，觀察發(fā)光二極管顯示的交通燈，以及數(shù)碼管顯示的倒計時。六、實驗報告要求應(yīng)提供源程序和測試結(jié)果，總結(jié)調(diào)試過程，并回答思考題。七、思考題1、怎樣擴(kuò)展系統(tǒng)，引入救護(hù)車優(yōu)先通過機(jī)制？實驗6 數(shù)字電壓表一、實驗?zāi)康脑O(shè)計數(shù)字電壓表，掌握數(shù)據(jù)采集和

25、狀態(tài)機(jī)的應(yīng)用。二、實驗儀器微機(jī)、EDA實驗系統(tǒng)三、實驗原理1、系統(tǒng)方案利用狀態(tài)機(jī)來實現(xiàn)對ADC0809的采樣控制，檢測電位器提供的電壓信號，由2位數(shù)碼管顯示電壓值。2、ADC0809芯片ADC0809芯片是8通道、8位逐次逼近式A/D轉(zhuǎn)換器。CH0CH7為模擬輸入通道，將CH0連接到電位器提供的0V5V的輸出。AD0AD7為數(shù)據(jù)輸出端。轉(zhuǎn)換時鐘ADC_CLK為640KHz。ADC0809工作時序采樣控制器的狀態(tài)轉(zhuǎn)換圖3、采樣控制器模塊4、數(shù)據(jù)鎖存器模塊5、顯示模塊8位數(shù)碼管采用動態(tài)掃描顯示，位選信號SEL0、SEL1、SEL2經(jīng)過3-8譯碼后選擇1位數(shù)碼管，段選信號為A、B、C、D、E、F、G、DP。（1）位選掃描模塊（2）段選掃描模塊（3）顯示譯碼模塊四、實驗步驟1、建立工程2、搭建電路 ADC0809的CH0接電位器輸出的電壓，ADA，ADB，ADC均接地；ADC0809的REF接5V，CLOCK連接640KHz時鐘，；ADC0809的EOC，ALE/START，OE，AD7AD0分別連接FPGA芯片；數(shù)碼管的位選信號SEL0連接1KHz時鐘；數(shù)碼