課程設(shè)計(jì)串行數(shù)據(jù)檢測(cè)器

1、數(shù)字電子技術(shù)課程設(shè)計(jì) 串行數(shù)據(jù)檢測(cè)器的電路設(shè)計(jì) 一一.設(shè)計(jì)內(nèi)容與設(shè)計(jì)要求設(shè)計(jì)內(nèi)容與設(shè)計(jì)要求 1、設(shè)計(jì)內(nèi)容 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。 要求：連續(xù)輸入3個(gè)或3個(gè)以上的1時(shí)輸出為1， 其他輸入情況下輸出為0。 2、設(shè)計(jì)要求： a. 設(shè)計(jì)思路清晰，給出整體設(shè)計(jì)框圖； b 程序編寫簡(jiǎn)潔，要求給出關(guān)鍵的注釋； c 寫出設(shè)計(jì)報(bào)告； 3、主要設(shè)計(jì)條件 a.QuartusII-6.0開(kāi)發(fā)環(huán)境； b. FPGA開(kāi)發(fā)板。 1.基本原理：基本原理： a.JK觸發(fā)器的基本原理觸發(fā)器的基本原理: 二二. 設(shè)計(jì)總體思路、基本原理和框圖設(shè)計(jì)總體思路、基本原理和框圖 1 10 1, 1 10, 1) 1 ( * * 后，“從”

2、 ，“主” “主”保持 時(shí)，則若 clk Q Q clkKJ 0 00 01 11, 0)2( * * 后，“從” ，“主”保持 ，“主” 時(shí)，則若 clk Q Q clkKJ 后，“從”保持“主”保持 時(shí)，則若 clk Q Q clkKJ 0 1 10)3( * * )( 1, 0 0, 1 11)4( * * * Qclk Q Q clkKJ 后，“從” 則“主”置若 則“主”置若 時(shí)，則若 a.JK觸發(fā)器的基本原理 *QQKJCLK JKQ*說(shuō) 明 00保持 010復(fù)位 101置位 11計(jì)數(shù) 主從主從JK觸發(fā)器的邏輯功能表觸發(fā)器的邏輯功能表 2、設(shè)計(jì)方法、設(shè)計(jì)方法 a、邏輯抽象，得出電路

3、的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表 1.分析給定的邏輯問(wèn)題，確定輸入變量、輸出變量以及電路的 狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作 輸出邏輯變量； 2.定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，并將電路 狀態(tài)順序編號(hào)； 3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。 b、 狀態(tài)化簡(jiǎn) 若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到 同樣的一個(gè)狀態(tài)去，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)。等價(jià)狀態(tài)可 以合并，這樣設(shè)計(jì)的電路狀態(tài)數(shù)少，電路越簡(jiǎn)。 c、 狀態(tài)分配 狀態(tài)分配也叫狀態(tài)編碼 1.確定觸發(fā)器的數(shù)目n ； 2.確定電路的狀態(tài)數(shù)M ，應(yīng)滿足2n1M2n; 3.進(jìn)行狀態(tài)編碼，即將電路的

4、狀態(tài)和觸發(fā)器狀態(tài)組合對(duì)應(yīng)起來(lái)。 d、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和 輸出方程 1. 選定觸發(fā)器的類型； 2. 由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā) 器的類型，寫出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。 e 、根據(jù)得到的方程式畫出邏輯圖 f、 檢查設(shè)計(jì)的電路能否自啟動(dòng) 若電路不能自啟動(dòng)，則應(yīng)采取下面措施： 1. 通過(guò)預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中； 2. 通過(guò)修改邏輯設(shè)計(jì)加以解決 3.時(shí)序電路設(shè)計(jì)步驟： 4、總體設(shè)計(jì)思路 a、首先進(jìn)行邏輯抽像： 取輸入數(shù)據(jù)為輸入變量，用X表示；取檢測(cè)結(jié)果為輸出變 量，用Y表示。設(shè)電路在沒(méi)有輸入1以前的狀態(tài)為S0，輸入一個(gè)1 以后

5、的狀態(tài)為S1，連續(xù)輸入二個(gè)1以后的狀態(tài)為S2，連續(xù)輸入3 個(gè)或三個(gè)以上1以后的狀態(tài)為S3。若以S表示電路的現(xiàn)態(tài)，以S* 表示電路的次態(tài)依據(jù)設(shè)計(jì)要求便可得到表a-1狀態(tài)轉(zhuǎn)化表和a-2狀 態(tài)轉(zhuǎn)化圖。 b.進(jìn)行狀態(tài)化簡(jiǎn)： 比較一下S2和S3這兩個(gè)狀態(tài)便可發(fā)現(xiàn)，他們?cè)谕瑯拥妮斎霠顟B(tài) 下有同樣的輸出，而且轉(zhuǎn)換后得到同樣的狀態(tài)。因此S2和S3是 等價(jià)狀態(tài)，可以合并為一個(gè)。 從物理概念上也不難理解，當(dāng)電路處于S2狀態(tài)時(shí)表明已經(jīng)輸入 了二個(gè)1。如果在電路轉(zhuǎn)換到S2狀態(tài)的同時(shí)輸入也改換為下一位 輸入數(shù)據(jù)（當(dāng)輸入數(shù)據(jù)來(lái)自移位寄存器的串行輸出，而且移位 寄存器和數(shù)據(jù)檢測(cè)器由同一時(shí)鐘信號(hào)操作時(shí)，就工作在這種情 況），

6、那么只要下個(gè)輸入為1，就表明連續(xù)輸入3個(gè)1了，因而無(wú) 需再設(shè)置一個(gè)電路狀態(tài)，于是就得到了圖a-3所示化簡(jiǎn)后的狀態(tài) 轉(zhuǎn)換圖。 c.狀態(tài)分配： 在電路狀態(tài)M=3的情況下，根據(jù)式:2n1M2n可知，應(yīng)取觸發(fā) 器的位數(shù)n=2。 d. 選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出 方程： 如果取觸發(fā)器狀態(tài)Q1Q0的00、01和10分別代表S0、S1和S2，并 選定JK觸發(fā)器組成這個(gè)檢測(cè)電路，則可從狀態(tài)轉(zhuǎn)換圖畫出電路 次態(tài)和和輸出的卡諾圖： 將圖a-4所示的卡諾圖分解為分別表示Q1*，Q0*和Y的三個(gè)卡諾 圖： 經(jīng)過(guò)化簡(jiǎn)后得到電路的狀態(tài)方程: 由JK觸發(fā)器的驅(qū)動(dòng)方程可得上式的驅(qū)動(dòng)方程： 輸出方程：

7、 JK觸發(fā)器的特性方程： Q*=JQ+KQ e.根據(jù)得到的方程式設(shè)計(jì)出電路邏輯圖 f. 檢查設(shè)計(jì)的電路能否自啟動(dòng)： 將狀態(tài)“11” 代入狀態(tài)方程和輸出方程，分別求X=0/1下的次態(tài)和 現(xiàn)態(tài)下的輸出，得到： 由狀態(tài)轉(zhuǎn)換圖a-6可知，此電路可以自啟動(dòng)。由于電路有輸入信 號(hào)，故為米利型時(shí)序邏輯電路。 三三. 單元電路設(shè)計(jì)（各單元電路圖）單元電路設(shè)計(jì)（各單元電路圖） 本設(shè)計(jì)中中用到的單元電路為JK觸發(fā)器，其電路邏輯圖如下圖 所示： 電路結(jié)構(gòu)： 邏輯符號(hào)： 四. 總電路設(shè)計(jì)（總電路圖） 根據(jù)得到的方程式設(shè)計(jì)總電路圖如下圖： 輸出方程： 由JK觸發(fā)器的驅(qū)動(dòng)方程可 得上式的驅(qū)動(dòng)方程： 經(jīng)過(guò)化簡(jiǎn)后得到電路的狀 態(tài)方程: 五、電路的調(diào)試 a、QuartusII文本輸入調(diào)試 程序代碼： 16 波形圖： 在原總電路圖（左）中增加一個(gè)D觸發(fā)器(特性方程：Q*=D)使電 路狀態(tài)信息的輸出與輸入數(shù)據(jù)的改換同步。改進(jìn)后的電路如圖 （右） 六 、電路改進(jìn) module cxsj(x,clk,r,cout,y); /*x數(shù)據(jù)輸入變量，clk時(shí)鐘信號(hào)，r重置檢測(cè)器，cout加法計(jì)數(shù)，y檢測(cè)結(jié)果輸出變量*/ input x,r,clk; output y; output 4:0cout; reg y; reg 4:0cout; always (negedg