清華大學(xué)出版社微機(jī)原理與接口技術(shù)(第3版)第2章PPT優(yōu)秀課件

1、1 第第2 2章章 微處理器與總線 2 主要內(nèi)容： n微處理器的功能和結(jié)構(gòu)微處理器的功能和結(jié)構(gòu) n80888088/8086/8086微處理器微處理器 n特點(diǎn)特點(diǎn) n主要引線功能和內(nèi)部結(jié)構(gòu)主要引線功能和內(nèi)部結(jié)構(gòu) n內(nèi)部寄存器內(nèi)部寄存器 n實(shí)地址模式下的存儲(chǔ)器尋址實(shí)地址模式下的存儲(chǔ)器尋址 n總線時(shí)序總線時(shí)序 n總線總線 3 一、微處理器及8088/8086CPU 4 1. 微處理器 運(yùn)算器運(yùn)算器 控制器控制器 內(nèi)部寄存器內(nèi)部寄存器 微處理器微處理器 5 2. 程序和指令 n程序：程序： n具有一定功能的指令的有序集合具有一定功能的指令的有序集合 n指令：指令： n由人向計(jì)算機(jī)發(fā)出的、能夠?yàn)橛?jì)算機(jī)

2、所識(shí)別的命令。由人向計(jì)算機(jī)發(fā)出的、能夠?yàn)橛?jì)算機(jī)所識(shí)別的命令。 6 3. 指令執(zhí)行的一般過(guò)程 取指令取指令 取指部件，分析部件，執(zhí)行部件取指部件，分析部件，執(zhí)行部件 指令譯碼指令譯碼讀取操作數(shù)讀取操作數(shù) 執(zhí)行指令執(zhí)行指令存放結(jié)果存放結(jié)果 7 4. 順序執(zhí)行和并行流水線 n順序執(zhí)行方式：順序執(zhí)行方式： n各功能部件交替工作，按順序完成指令的執(zhí)行過(guò)各功能部件交替工作，按順序完成指令的執(zhí)行過(guò) 程。程。 n并行流水線方式：并行流水線方式： n各功能部件并行工作。各功能部件并行工作。 8 順序工作方式 取指令取指令1 執(zhí)行執(zhí)行 指令指令1 分析分析 指令指令1 CPU BUS忙碌忙碌忙碌忙碌 取指令取指令

3、2 執(zhí)行執(zhí)行 指令指令2 分析分析 指令指令2 9 并行流水線工作方式 EU 取指令取指令1 執(zhí)行執(zhí)行 指令指令1 分析分析 指令指令1 CPU 取指令取指令2 執(zhí)行執(zhí)行 指令指令2 分析分析 指令指令2 取指令取指令3 執(zhí)行執(zhí)行 指令指令3 分析分析 指令指令3 BIU忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌 10 5. 8088/8086 CPU的特點(diǎn) n采用并行流水線工作方式采用并行流水線工作方式 通過(guò)設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn)通過(guò)設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn) n對(duì)內(nèi)存空間實(shí)行分段管理對(duì)內(nèi)存空間實(shí)行分段管理 將內(nèi)存分為將內(nèi)存分為4 4個(gè)段并設(shè)置地址段寄存器，以實(shí)個(gè)段并設(shè)置地址段寄存器，以實(shí) 現(xiàn)對(duì)現(xiàn)對(duì)1

4、 1MBMB空間的尋址空間的尋址 n支持多處理器系統(tǒng)支持多處理器系統(tǒng) CPU內(nèi)內(nèi) 部結(jié)構(gòu)部結(jié)構(gòu) 存儲(chǔ)器尋存儲(chǔ)器尋 址部分址部分 工作模式工作模式 11 6. 8088CPU的兩種工作模式 n8088可工作于兩種模式下可工作于兩種模式下 最小模式最小模式 最大模式最大模式 n最小模式為單處理器模式。最小模式為單處理器模式。 n最大模式為多處理器模式。最大模式為多處理器模式。 12 兩種工作模式的選擇方式 n80888088是工作在最小還是最大模式由是工作在最小還是最大模式由MN/MXMN/MX引線引線 的狀態(tài)決定。的狀態(tài)決定。 nMN/MX=0MN/MX=0工作于最大模式工作于最大模式 nMN/

5、MX=1MN/MX=1工作于最小模式工作于最小模式 13 二、二、8088/8086的引線及功能 14 1. 主要引線最小模式下的最小模式下的8088引線引線 n地址線和數(shù)據(jù)線：地址線和數(shù)據(jù)線： nADAD0 0ADAD7 7：低低8 8位地址和低位地址和低8 8位數(shù)據(jù)信號(hào)分時(shí)復(fù)用。位數(shù)據(jù)信號(hào)分時(shí)復(fù)用。 在傳送地址信號(hào)時(shí)為單向，傳送數(shù)據(jù)信號(hào)時(shí)為雙在傳送地址信號(hào)時(shí)為單向，傳送數(shù)據(jù)信號(hào)時(shí)為雙 向。向。 nA A16 16-A -A19 19： ：高高4 4位地址信號(hào)，與狀態(tài)信號(hào)分時(shí)復(fù)用。位地址信號(hào)，與狀態(tài)信號(hào)分時(shí)復(fù)用。 nA A8 8A A15 15 ： ：8 8位地址信號(hào)位地址信號(hào) 15 主要的

6、控制和狀態(tài)信號(hào) nWRWR： 寫(xiě)信號(hào)；寫(xiě)信號(hào)； nRDRD： 讀信號(hào)；讀信號(hào)； nIO/MIO/M：為為“0 0”表示訪問(wèn)內(nèi)存，表示訪問(wèn)內(nèi)存， 為為“1 1”表示訪問(wèn)接口；表示訪問(wèn)接口； nDENDEN： 低電平有效時(shí)，允許進(jìn)行讀低電平有效時(shí)，允許進(jìn)行讀/ /寫(xiě)操作；寫(xiě)操作； nDT/RDT/R：數(shù)據(jù)收發(fā)器的傳送方向控制；數(shù)據(jù)收發(fā)器的傳送方向控制； nALEALE：地址鎖存信號(hào)；：地址鎖存信號(hào)； nRESETRESET：復(fù)位信號(hào)。復(fù)位信號(hào)。 16 例： n當(dāng)當(dāng)WR=1WR=1，RD=0RD=0，IO/M=0IO/M=0時(shí)，時(shí)， 表示表示CPUCPU當(dāng)前正在進(jìn)行當(dāng)前正在進(jìn)行讀存儲(chǔ)器讀存儲(chǔ)器操作操

7、作 17 READY信號(hào) T T1 1T T2 2T T3 3 TwaitTwait T T4 4 18 中斷請(qǐng)求和響應(yīng)信號(hào) nINTR：可屏蔽中斷請(qǐng)求輸入端可屏蔽中斷請(qǐng)求輸入端 nNMI： 非屏蔽中斷請(qǐng)求輸入端非屏蔽中斷請(qǐng)求輸入端 nINTA：中斷響應(yīng)輸出端中斷響應(yīng)輸出端 19 總線保持信號(hào) nHOLD：總線保持請(qǐng)求信號(hào)輸入端。當(dāng)總線保持請(qǐng)求信號(hào)輸入端。當(dāng)CPU 以外的其他設(shè)備要求占用總線時(shí)，以外的其他設(shè)備要求占用總線時(shí)， 通過(guò)該引腳向通過(guò)該引腳向CPU發(fā)出請(qǐng)求。發(fā)出請(qǐng)求。 nHLDA：總線保持響應(yīng)信號(hào)輸出端?？偩€保持響應(yīng)信號(hào)輸出端。CPU對(duì)對(duì) HOLD信號(hào)的響應(yīng)信號(hào)信號(hào)的響應(yīng)信號(hào)。 20

8、2. 80888088和8086CPU8086CPU引線功能比較 n數(shù)據(jù)總線寬度不同數(shù)據(jù)總線寬度不同 n8088的外部總線寬度是的外部總線寬度是8位，位，8086為為16位。位。 n訪問(wèn)存儲(chǔ)器和輸入輸出控制信號(hào)含義不同訪問(wèn)存儲(chǔ)器和輸入輸出控制信號(hào)含義不同 n8088IO/M=0表示訪問(wèn)內(nèi)存；表示訪問(wèn)內(nèi)存； n8086IO/M=1表示訪問(wèn)內(nèi)存。表示訪問(wèn)內(nèi)存。 n其他部分引線功能的區(qū)別其他部分引線功能的區(qū)別 21 三、三、8088/8086的內(nèi)部結(jié)構(gòu) 22 1. 組成 n8088/8086內(nèi)部由兩部分組成：內(nèi)部由兩部分組成： 執(zhí)行單元（執(zhí)行單元（EU） 總線接口單元（總線接口單元（BIU） 23

9、2. 執(zhí)行單元 運(yùn)算器運(yùn)算器 8個(gè)通用寄存器個(gè)通用寄存器 1個(gè)標(biāo)志寄存器個(gè)標(biāo)志寄存器 EU部分控制電路部分控制電路 教材第教材第43頁(yè)頁(yè) 圖圖2-6圖圖 24 執(zhí)行單元 n功能功能 n指令譯碼指令譯碼 n指令執(zhí)行指令執(zhí)行 n暫存中間運(yùn)算結(jié)果暫存中間運(yùn)算結(jié)果 n保存運(yùn)算結(jié)果特征保存運(yùn)算結(jié)果特征 指令的執(zhí)行指令的執(zhí)行 在標(biāo)志寄存器在標(biāo)志寄存器FLAGS中中 在在ALU中完成中完成 在通用寄存器中在通用寄存器中 25 3. 總線接口單元 功能：功能： n從內(nèi)存中取指令到指令預(yù)取隊(duì)列從內(nèi)存中取指令到指令預(yù)取隊(duì)列 n指令預(yù)取隊(duì)列是并行流水線工作的基礎(chǔ)指令預(yù)取隊(duì)列是并行流水線工作的基礎(chǔ) n負(fù)責(zé)與內(nèi)存或輸入

10、負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送輸出接口之間的數(shù)據(jù)傳送 n在執(zhí)行轉(zhuǎn)移程序時(shí)，在執(zhí)行轉(zhuǎn)移程序時(shí)，BIU使指令預(yù)取隊(duì)列復(fù)位，從使指令預(yù)取隊(duì)列復(fù)位，從 指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。 26 結(jié)論 n指令預(yù)取隊(duì)列的存在使指令預(yù)取隊(duì)列的存在使EU和和BIU兩個(gè)部分可兩個(gè)部分可 同時(shí)進(jìn)行工作，從而：同時(shí)進(jìn)行工作，從而： n提高了提高了CPU的效率；的效率； n降低了對(duì)存儲(chǔ)器存取速度的要求降低了對(duì)存儲(chǔ)器存取速度的要求 27 四、內(nèi)部寄存器 28 內(nèi)部寄存器的類(lèi)型 n含含14個(gè)個(gè)16位寄存器，按功能可分為三類(lèi)位寄存器，按功能可分為三類(lèi) 8個(gè)通用

11、寄存器個(gè)通用寄存器 4個(gè)段寄存器個(gè)段寄存器 2個(gè)控制寄存器個(gè)控制寄存器 深入理解：每個(gè)寄存器中數(shù)據(jù)的含義深入理解：每個(gè)寄存器中數(shù)據(jù)的含義 29 1. 通用寄存器 數(shù)據(jù)寄存器（數(shù)據(jù)寄存器（AX，BX，CX，DX） 地址指針寄存器（地址指針寄存器（SP，BP） 變址寄存器（變址寄存器（SI，DI） 30 數(shù)據(jù)寄存器 n8088/8086含含4個(gè)個(gè)16位數(shù)據(jù)寄存器，它們又位數(shù)據(jù)寄存器，它們又 可分為可分為8個(gè)個(gè)8位寄存器，即：位寄存器，即： nAX nBX nCX nDX AH，AL CH，CL BH，BL DH，DL 31 數(shù)據(jù)寄存器特有的習(xí)慣用法 nAX：累加器。所有累加器。所有I/O指令都通過(guò)

12、指令都通過(guò)AX與接口傳送與接口傳送 信息，中間運(yùn)算結(jié)果也多放于信息，中間運(yùn)算結(jié)果也多放于AX中；中； nBX：基址寄存器?；芳拇嫫鳌Ｔ陂g接尋址中用于存放基地址；在間接尋址中用于存放基地址； nCX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令 中存放計(jì)數(shù)值；中存放計(jì)數(shù)值； nDX：數(shù)據(jù)寄存器。數(shù)據(jù)寄存器。在間接尋址的在間接尋址的I/OI/O指令中存放指令中存放 I/OI/O端口地址端口地址；在；在32位乘除法運(yùn)算時(shí)，存放位乘除法運(yùn)算時(shí)，存放 高高16位數(shù)。位數(shù)。 32 地址指針寄存器 nSP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)模憾褩Ｖ羔樇拇嫫?，其?nèi)容為棧頂?shù)?偏移地址；偏

13、移地址； nBP：基址指針寄存器，常用于在訪問(wèn)內(nèi)基址指針寄存器，常用于在訪問(wèn)內(nèi) 存時(shí)存放內(nèi)存單元的存時(shí)存放內(nèi)存單元的偏移地址。偏移地址。 33 BX與BP在應(yīng)用上的區(qū)別 n作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為通用寄存器，二者均可用于存放數(shù)據(jù)； n作為基址寄存器，用作為基址寄存器，用BX表示所尋找的數(shù)據(jù)在表示所尋找的數(shù)據(jù)在 數(shù)據(jù)段數(shù)據(jù)段；用；用BP則表示數(shù)據(jù)在則表示數(shù)據(jù)在堆棧段堆棧段。 34 變址寄存器 nSI：源變址寄存器源變址寄存器 nDI：目標(biāo)變址寄存器目標(biāo)變址寄存器 n變址寄存器在指令中常用于存放數(shù)據(jù)在內(nèi)變址寄存器在指令中常用于存放數(shù)據(jù)在內(nèi) 存中的地址。存中的地址。 35 2. 控

14、制寄存器 nIP n指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令的指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令的 偏移地址。偏移地址。 nFLAGS n標(biāo)志寄存器，存放運(yùn)算結(jié)果的特征標(biāo)志寄存器，存放運(yùn)算結(jié)果的特征 n6個(gè)狀態(tài)標(biāo)志位（個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF） n3個(gè)控制標(biāo)志位（個(gè)控制標(biāo)志位（IF，TF，DF） 內(nèi)存中的程序內(nèi)存中的程序 指令指令1 指令指令2 指令指令n 分析分析 獲取操作數(shù)獲取操作數(shù) 執(zhí)行執(zhí)行 存放結(jié)果存放結(jié)果 程序計(jì)程序計(jì) 數(shù)器數(shù)器PC 地址地址 CPU 取出取出 操作數(shù)操作數(shù) 36 狀態(tài)標(biāo)志位（1） nCF（Carry Flag） n進(jìn)位標(biāo)志位。加進(jìn)位標(biāo)志

15、位。加(減減)法運(yùn)算時(shí)，若最高位有進(jìn)法運(yùn)算時(shí)，若最高位有進(jìn)(借借) 位則位則CF=1 nPF（Parity Flag） n奇偶標(biāo)志位。運(yùn)算結(jié)果的低奇偶標(biāo)志位。運(yùn)算結(jié)果的低8位中位中“1”的個(gè)數(shù)為偶的個(gè)數(shù)為偶 數(shù)時(shí)數(shù)時(shí)PF=l nAF（Auxiliary Carry Flag） n輔助進(jìn)位標(biāo)志位。加輔助進(jìn)位標(biāo)志位。加(減減)操作中，若操作中，若Bit3向向Bit4有有 進(jìn)位進(jìn)位(借位借位)，AF=1 37 狀態(tài)標(biāo)志位（2） nZF（Zero Flag） n零標(biāo)志位。當(dāng)運(yùn)算結(jié)果為零時(shí)零標(biāo)志位。當(dāng)運(yùn)算結(jié)果為零時(shí)ZF=1 nSF（Sign Flag） n符號(hào)標(biāo)志位。當(dāng)運(yùn)算結(jié)果的最高位為符號(hào)標(biāo)志位。當(dāng)運(yùn)

16、算結(jié)果的最高位為1時(shí)，時(shí)，SF=l nOF（Overflow Flag） n溢出標(biāo)志位。當(dāng)算術(shù)運(yùn)算的結(jié)果超出了有符號(hào)數(shù)的溢出標(biāo)志位。當(dāng)算術(shù)運(yùn)算的結(jié)果超出了有符號(hào)數(shù)的 可表達(dá)范圍時(shí)，可表達(dá)范圍時(shí)，OF=l 38 狀態(tài)標(biāo)志位例 n給出以下運(yùn)算結(jié)果及運(yùn)算后各狀態(tài)標(biāo)志位的狀態(tài)：給出以下運(yùn)算結(jié)果及運(yùn)算后各狀態(tài)標(biāo)志位的狀態(tài)： n10110110+11110100 10110110 + 11110100 101010101 CF= OF= AF= PF= SF= ZF= 1 1 1 0 1 0 39 控制標(biāo)志位 nTF（Trap Flag） n陷井標(biāo)志位，也叫跟蹤標(biāo)志位。陷井標(biāo)志位，也叫跟蹤標(biāo)志位。TF=1

17、時(shí)，使時(shí)，使CPU 處于單步執(zhí)行指令的工作方式。處于單步執(zhí)行指令的工作方式。 nIF（Interrupt Enable Flag） n中斷允許標(biāo)志位。中斷允許標(biāo)志位。IF=1使使CPU可以響應(yīng)可屏蔽中可以響應(yīng)可屏蔽中 斷請(qǐng)求。斷請(qǐng)求。 nDF（Direction Flag） n方向標(biāo)志位。在數(shù)據(jù)串操作時(shí)確定操作的方向。方向標(biāo)志位。在數(shù)據(jù)串操作時(shí)確定操作的方向。 40 3. 段寄存器 n作用作用 n用于存放相應(yīng)邏輯段的段基地址用于存放相應(yīng)邏輯段的段基地址 n8086/8088內(nèi)存中邏輯段的數(shù)量?jī)?nèi)存中邏輯段的數(shù)量 n最多為最多為64K個(gè)個(gè) n8086/8088內(nèi)存中邏輯段的類(lèi)型內(nèi)存中邏輯段的類(lèi)型

18、n代碼段代碼段 n數(shù)據(jù)段數(shù)據(jù)段 n附加段附加段 n堆棧段堆棧段 存放指令代碼存放指令代碼 存放操作的數(shù)據(jù)存放操作的數(shù)據(jù) 存放操作的數(shù)據(jù)存放操作的數(shù)據(jù) 存放暫時(shí)不用但需保存的數(shù)據(jù)。存放暫時(shí)不用但需保存的數(shù)據(jù)。 為什么叫邏輯段？為什么叫邏輯段？ 每個(gè)段寄存器中存放的內(nèi)容每個(gè)段寄存器中存放的內(nèi)容=？ 41 段寄存器 nCS n代碼段寄存器，存放代碼段的段基地址。代碼段寄存器，存放代碼段的段基地址。 nDS n數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器 ，存放數(shù)據(jù)段的段基地址。，存放數(shù)據(jù)段的段基地址。 nES n附加段寄存器，存放數(shù)據(jù)段的段基地址。附加段寄存器，存放數(shù)據(jù)段的段基地址。 nSS n堆棧段寄存器，堆棧段寄存

19、器， 存放堆棧段的段基地址存放堆棧段的段基地址 段寄存器的值表明相應(yīng)邏輯段在內(nèi)存中的位置段寄存器的值表明相應(yīng)邏輯段在內(nèi)存中的位置 42 五、存儲(chǔ)器尋址 43 1. 內(nèi)存單元的編址（1） n每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一 的地址的地址 n每個(gè)內(nèi)存單元的地址碼都由兩部分組成：每個(gè)內(nèi)存單元的地址碼都由兩部分組成： n段（基）地址段（基）地址 n16位位 n段內(nèi)地址段內(nèi)地址 n16位位 相對(duì)地址相對(duì)地址/ /偏移地址偏移地址 物理地址物理地址 80888088為為1616位結(jié)構(gòu)，所以段地址和偏移地址均為位結(jié)構(gòu)，所以段地址和偏移地址均為1616位位 44 存

20、儲(chǔ)器的編址（2） n段基地址：段基地址： n決定存儲(chǔ)單元在內(nèi)存中的位置決定存儲(chǔ)單元在內(nèi)存中的位置 n相對(duì)地址（偏移地址）相對(duì)地址（偏移地址） n決定該存儲(chǔ)單元相對(duì)段內(nèi)第一個(gè)單元的距離決定該存儲(chǔ)單元相對(duì)段內(nèi)第一個(gè)單元的距離 n邏輯段的起始地址稱(chēng)為段首邏輯段的起始地址稱(chēng)為段首 n每個(gè)邏輯段內(nèi)的第一個(gè)單元每個(gè)邏輯段內(nèi)的第一個(gè)單元段首的偏移地址段首的偏移地址=0=0 45 存儲(chǔ)器的編址（3） 0 0 0 0 段基地址（段基地址（16位）位） 段首地址（段首的物理地址）段首地址（段首的物理地址） 1904段首的偏移地址：段首的偏移地址： 0000H 段基地址（段基地址（16位）位） 31015 46 存

21、儲(chǔ)器的編址（4） n例：例： n段基地址段基地址 =6000H n段首地址段首地址 n偏移地址偏移地址=0009H n物理地址物理地址 數(shù)數(shù) 據(jù)據(jù) 段段 60009H 00H 12H 60000H 9 n物理地址：物理地址： n內(nèi)存單元在整個(gè)內(nèi)存空間中的惟一地址內(nèi)存單元在整個(gè)內(nèi)存空間中的惟一地址 47 2. 實(shí)地址模式下的存儲(chǔ)器地址變換 n內(nèi)存內(nèi)存物理地址由段基地址和物理地址由段基地址和偏移地址組成偏移地址組成 物理地址物理地址=段基地址段基地址16+偏移地址偏移地址 0 0 0 0 段首地址段首地址 1904 偏移地址偏移地址 + 物物 理理 地地 址址 48 例： n已知已知 CS=105

22、5H， DS=250AH ES=2EF0H SS=8FF0H n畫(huà)出各段在內(nèi)存中的分布。畫(huà)出各段在內(nèi)存中的分布。 49 例： nCS=1055H n段首地址段首地址=10550H nDS=250AH n段首地址段首地址=250A0H nES=2EF0H nSS=8FF0H 10550H 250A0H 2EF00H 8FF00H 代碼段代碼段 數(shù)據(jù)段數(shù)據(jù)段 附加段附加段 堆棧段堆棧段 50 例 n設(shè)某操作數(shù)存放在數(shù)據(jù)段，設(shè)某操作數(shù)存放在數(shù)據(jù)段，DS=250AH，數(shù)據(jù)，數(shù)據(jù) 所在單元的偏移地址所在單元的偏移地址=0204H。則該操作數(shù)所在。則該操作數(shù)所在 單元的物理地址為：?jiǎn)卧奈锢淼刂窞椋?n2

23、50AH 16+0204H = 252A4H 51 3. 存儲(chǔ)器的保護(hù)模式 n保護(hù)模式：保護(hù)模式： n支持多任務(wù)的工作模式，提供了多任務(wù)保護(hù)機(jī)制；支持多任務(wù)的工作模式，提供了多任務(wù)保護(hù)機(jī)制； n內(nèi)存段的訪問(wèn)受到限制，不能再隨意存取數(shù)據(jù)段。內(nèi)存段的訪問(wèn)受到限制，不能再隨意存取數(shù)據(jù)段。 n保護(hù)模式下的內(nèi)存訪問(wèn)保護(hù)模式下的內(nèi)存訪問(wèn) n不再直接從段寄存器中獲得段基地址，段基地址不再直接從段寄存器中獲得段基地址，段基地址 存放在內(nèi)存的段描述符表中，由段描述符寄存器存放在內(nèi)存的段描述符表中，由段描述符寄存器 給出段描述符表的基地址，段寄存器中僅存放段給出段描述符表的基地址，段寄存器中僅存放段 選擇符。選擇

24、符。 52 保護(hù)模式下的存儲(chǔ)器地址變換 53 4. 堆棧及堆棧段的使用 n堆棧：堆棧： n內(nèi)存中一個(gè)特殊區(qū)域，用于存放暫時(shí)不用或需內(nèi)存中一個(gè)特殊區(qū)域，用于存放暫時(shí)不用或需 要保護(hù)的數(shù)據(jù)。要保護(hù)的數(shù)據(jù)。 n常用于響應(yīng)中斷或子程序調(diào)用。常用于響應(yīng)中斷或子程序調(diào)用。 54 例： n已知已知 nSS=1000H，SP=0100H n則：則： n堆棧段的段首地址堆棧段的段首地址= n棧頂（偏移）地址棧頂（偏移）地址= n若該段最后一個(gè)單元若該段最后一個(gè)單元 地址為地址為10200H，則：，則： n棧底偏移地址棧底偏移地址= 段首段首 棧底棧底 棧頂棧頂 堆堆 棧棧 區(qū)區(qū) 10000H 0100H 020

25、0H 55 5. 內(nèi)部寄存器小結(jié) n全部為全部為16位寄存器位寄存器 n只有只有4個(gè)數(shù)據(jù)寄存器分別可分為個(gè)數(shù)據(jù)寄存器分別可分為2個(gè)個(gè)8位寄存器位寄存器 n所有所有16位寄存器中：位寄存器中： n全部通用寄存器中，只有全部通用寄存器中，只有AX和和CX中的內(nèi)容一定為參加運(yùn)算的中的內(nèi)容一定為參加運(yùn)算的 數(shù)據(jù)，其余通用寄存器中的內(nèi)容可能是數(shù)據(jù)，也可能是存放數(shù)據(jù)，其余通用寄存器中的內(nèi)容可能是數(shù)據(jù)，也可能是存放 數(shù)據(jù)的地址；數(shù)據(jù)的地址； nSP中的內(nèi)容通常為堆棧段的棧頂?shù)刂罚恢械膬?nèi)容通常為堆棧段的棧頂?shù)刂罚?n段寄存器中的內(nèi)容為相應(yīng)邏輯段的段地址；段寄存器中的內(nèi)容為相應(yīng)邏輯段的段地址； nIP中的內(nèi)容為

26、下一條要取的指令的偏移地址；中的內(nèi)容為下一條要取的指令的偏移地址； nFLAGS中有中有9位標(biāo)志位位標(biāo)志位 56 6. 實(shí)模式下的存儲(chǔ)器尋址小結(jié) n每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一地址每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一地址 n每個(gè)內(nèi)存單元的地址都由兩部分組成：每個(gè)內(nèi)存單元的地址都由兩部分組成： n段基地址段基地址 段內(nèi)相對(duì)地址（偏移地址）段內(nèi)相對(duì)地址（偏移地址） n段基地址決定了邏輯段在內(nèi)存中所占的區(qū)域，改段基地址決定了邏輯段在內(nèi)存中所占的區(qū)域，改 變段基地址，則改變了邏輯段的位置。變段基地址，則改變了邏輯段的位置。 n一個(gè)邏輯段的默認(rèn)長(zhǎng)度為一個(gè)邏輯段的默認(rèn)長(zhǎng)度為64KB，最小長(zhǎng)度值

27、為，最小長(zhǎng)度值為 16B。 n邏輯段可以有多個(gè)，但只有邏輯段可以有多個(gè)，但只有4種類(lèi)型。在一個(gè)程種類(lèi)型。在一個(gè)程 序模塊中，每種類(lèi)型的邏輯段最多只能有一個(gè)。序模塊中，每種類(lèi)型的邏輯段最多只能有一個(gè)。 57 六、總線時(shí)序 58 時(shí)序 n時(shí)序：時(shí)序： nCPU各引腳信號(hào)在時(shí)間上的關(guān)系各引腳信號(hào)在時(shí)間上的關(guān)系 n總線周期：總線周期： nCPU完成一次訪問(wèn)內(nèi)存（或接口）操作所需要的時(shí)間。完成一次訪問(wèn)內(nèi)存（或接口）操作所需要的時(shí)間。 n一個(gè)總線周期至少包括一個(gè)總線周期至少包括4個(gè)時(shí)鐘周期。個(gè)時(shí)鐘周期。 59 七、8088系統(tǒng)總線 60 主要內(nèi)容： n總線的基本概念和分類(lèi)；總線的基本概念和分類(lèi)； n總線的

28、工作方式；總線的工作方式； n常用系統(tǒng)總線標(biāo)準(zhǔn)。常用系統(tǒng)總線標(biāo)準(zhǔn)。 61 1. 概述 n總線：總線： 是是一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路的的集合。集合。 是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂贰?shù)據(jù)和控是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控 制信息制信息的的通道。通道。 地址總線（地址總線（AB） 數(shù)據(jù)總線（數(shù)據(jù)總線（DB） 控制總線（控制總線（CB） 62 2. 總線分類(lèi) CPU總線總線 系統(tǒng)總線系統(tǒng)總線 外部總線外部總線 片內(nèi)總線片內(nèi)總線 片外總線片外總線 按相對(duì)按相對(duì)CPU 的位置分的位置分 按層次結(jié)構(gòu)分按層次結(jié)構(gòu)分 63 3. 總線的系統(tǒng)結(jié)構(gòu) n單總線結(jié)構(gòu)單總線

29、結(jié)構(gòu) CPU M M I/O I/O I/O 64 多總線結(jié)構(gòu) 面向面向CPU的雙總線結(jié)構(gòu)的雙總線結(jié)構(gòu) 面向主存的雙總線結(jié)構(gòu)面向主存的雙總線結(jié)構(gòu) 雙總線結(jié)構(gòu)雙總線結(jié)構(gòu) 多總線結(jié)構(gòu)多總線結(jié)構(gòu) 65 面向CPUCPU的雙總線結(jié)構(gòu) n存儲(chǔ)器與存儲(chǔ)器與I/O接口間無(wú)直接通道接口間無(wú)直接通道 CPU M I/O I/O I/O 66 面向存儲(chǔ)器的雙總線結(jié)構(gòu) n在單總線結(jié)構(gòu)基礎(chǔ)上增加一條在單總線結(jié)構(gòu)基礎(chǔ)上增加一條CPU到存儲(chǔ)到存儲(chǔ) 器的高速總線器的高速總線 CPU M I/O I/O I/O 67 現(xiàn)代微機(jī)中的多總線結(jié)構(gòu) CPU 北橋 芯片 顯示 接口 南橋 芯片 鼠標(biāo)/鍵盤(pán) 串/并行接口 Cache 主內(nèi)存 PCI-E總線 PCI總線 存儲(chǔ)總線 PCI接口PCI接口 USB接口 SATA接口 前端總線 68 4. 總線的基本功能 n數(shù)據(jù)傳送數(shù)據(jù)傳送 n仲裁控制仲裁控制 n出錯(cuò)處理出錯(cuò)處理 n總線驅(qū)動(dòng)總線驅(qū)動(dòng)